[实用新型]薄膜晶体管、阵列基板及显示装置有效
申请号: | 201320840230.X | 申请日: | 2013-12-18 |
公开(公告)号: | CN203631563U | 公开(公告)日: | 2014-06-04 |
发明(设计)人: | 姜春生;刘威 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L27/12;H01L21/336;H01L21/77 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;黄灿 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 阵列 显示装置 | ||
技术领域
本实用新型涉及显示技术领域,尤其涉及一种薄膜晶体管(TFT)、包括该薄膜晶体管的阵列基板,以及包括该阵列基板的显示装置。
背景技术
目前,以液晶显示装置(LCD)和有机发光二极管显示装置(OLED)为代表的平板显示器向着大尺寸、高分辨的方向发展,薄膜晶体管(TFT)作为平板显示行业的关键控制部件,其性能显得更加重要。与非晶硅TFT相比,氧化物(Oxide)TFT的载流子迁移率高达10cm2/Vs,是前者的10倍左右;氧化物TFT可通过溅射(Sputter)工艺制备,导入时改变其靶材的材料即可,无需改变现有的生产线。
对于底栅型的氧化物薄膜晶体管,一般采用以下制备方法。
如图1所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的一流程示意图,OLED阵列基板的每个像素单元包括两个薄膜晶体管,Switching(开关)TFT和Driving(驱动)TFT,其中Switching TFT的漏电极需要与Driving TFT的栅电极电连接,OLED阵列基板的底栅型薄膜晶体管的制备方法包括7次构图工艺,即使用7次掩膜板(mask):
步骤S11:在衬底基板101上形成Switching TFT的栅电极102以及Driving TFT的栅电极102’,并在栅电极102和栅电极102’上沉积栅绝缘层(GI)103;
形成栅电极102和栅电极102’包括:形成栅电极层薄膜,通过一次构图工艺(1Mask)形成包括栅电极102和栅电极102’的图形。
步骤S12:在栅绝缘层103上形成有源层104,有源层的材质可以为铟镓锌氧化物(IGZO);
形成有源层104包括:形成有源层薄膜,通过一次构图工艺(2Mask)形成包括有源层的图形。
步骤S13:在有源层104上形成刻蚀阻挡层(Etch Stop Layer,ESL)105。
形成刻蚀阻挡层105包括:形成刻蚀阻挡层薄膜,通过一次构图工艺(3Mask)形成包括刻蚀阻挡层105的图形。
步骤S14:在Driving TFT的栅电极上方的栅绝缘层103上形成用于连接Driving TFT的栅电极102’及后续形成的Switching TFT的漏电极的开口;
形成该开口包括:通过一次构图工艺(4Mask)形成包括该开口的栅绝缘层图形。
步骤S15:在完成上述步骤的基板上形成源电极1061、漏电极1062;
形成源电极1061和漏电极1062包括:形成源漏层薄膜,通过一次构图工艺(5Mask)形成包括源电极1061和漏电极1062的图形。
步骤S16:沉积保护层(PVX)107,并在Switch TFT的漏电极1062以及Driving TFT的栅电极上方的保护层107上形成用于连接Driving TFT的栅电极102’和Switch TFT的漏电极1062的开口;
形成该开口包括:通过一次构图工艺(6Mask)形成包括该开口的保护层的图形。
步骤S17:在保护层107上形成导电图形108,导电图形的材质可以为铟锡氧化物(ITO)。
形成导电图形108包括:形成透明导电薄膜,通过一次构图工艺(7Mask)形成包括导电图形108的图形。
如图2所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的另一流程示意图,所述方法包括6次构图工艺,即使用6次掩膜板(mask):
步骤S21:在衬底基板201形成Switching TFT的栅电极202以及Driving TFT的栅电极202’,并在栅电极202和栅电极202’上沉积栅绝缘层(GI)203;
形成栅电极202和栅电极202’包括:形成栅电极层薄膜,通过一次构图工艺(1Mask)形成包括栅电极202和栅电极202’的图形。
步骤S22:在栅绝缘层203上形成有源层204;
形成有源层204包括:形成有源层薄膜,通过一次构图工艺(2Mask)形成包括有源层的图形。
步骤S23:在有源层204上形成刻蚀阻挡层205。
形成刻蚀阻挡层205包括:形成刻蚀阻挡层薄膜,通过一次构图工艺(3Mask)形成包括刻蚀阻挡层205的图形。
步骤S24:形成源电极2061和漏电极2062;
形成源电极2061和漏电极2062包括:形成源漏层薄膜,通过一次构图工艺(4Mask)形成包括源电极2061和漏电极2062的图形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320840230.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类