[实用新型]测试结构

说明书

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种测试结构。

背景技术

随着半导体技术的飞速发展，半导体的特征尺寸越来越小，半导体芯片的集成密度也越来越高，然而产生的新技术问题也随之相应而来。

在半导体芯片制作完成之后，通常会对半导体芯片进行内建自测试（Build In Self Test，BIST），以监测半导体芯片是否存在性能问题。现有技术中，半导体芯片在进行BIST测试时，通常会出现半导体芯片失效的现象。

通过对失效的半导体芯片进行分析，得出失效原因是由通孔连线与栅极之间出现短路而造成的。请参考图1，图1为半导体器件的俯视示意图，所述半导体器件包括多个栅极10、单独通孔21以及公共通孔22，其中，单独通孔21仅仅形成于活动区（Active Area,AA）上，用于连接后续形成的连接线，而公共通孔22一方面形成于所述栅极10上，另一方面还形成于所述活动区（图未示出）上。不同栅极10与不同单独通孔21和公共通孔22之间均由介质层进行隔离。

正如上文提及的，由于特征尺寸不断缩小，芯片的密度持续增大，因此，用于隔离的介质层也越来越薄。更薄的介质层对工艺要求更高，而且也十分容易产生空洞30，导致隔离失效，致使不同的单独通孔21和公共通孔22与栅极10之间出现短路现象，进而造成半导体芯片整体失效。

然而，在现有技术中并没有可以检测单独通孔、公共通孔与栅极之间是否存在短路的结构，在进行上述问题分析时，需要在半导体芯片全部制作完成之后，通过对半导体芯片进行性能测试时才能够发现，在制作过程中，无法通过缺陷扫描或者晶圆可接受测试（WAT）来判断是否存在上述问题。

实用新型内容

本实用新型的目的在于提供一种测试结构，能够检测通孔与栅极之间是否存在短路的现象。

为了实现上述目的，本实用新型提出了一种测试结构，包括多个测试单元以及多个金属连线，所述测试单元内设有多个第一栅极和第一通孔连线，所述第一栅极和第一通孔连线由介质层隔离开，所述金属连线包括第一金属连线和第二金属连线，所述第一金属连线与所述第一栅极连接，所述第二金属连线与所述第一通孔连线连接。

进一步的，所述测试结构还包括活动区、第二栅极和第二通孔连线，所述第二通孔连线形成于所述活动区和第二栅极之上，并与所述第一栅极通过所述介质层隔离开，所述第一通孔连线形成于所述活动区之上。

进一步的，所述第二通孔连线的个数为2个。

进一步的，所述测试结构还包括第三金属连线，所述第三金属连线与所述第二通孔连线连接。

进一步的，所述测试结构还包括第一测试盘、第二测试盘和第三测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连，所述第三测试盘与所述第三金属连线相连。

进一步的，所述测试结构还包括一选择单元，所述选择单元分别设置于所述第二测试盘与第二金属连线、第三测试盘与第三金属连线之间。

进一步的，所述选择单元由4个PMOS器件组成。

进一步的，所述第一金属连线与所述第一栅极通过第三通孔连线连接。

进一步的，所述第三通孔连线的个数为2个。

进一步的，所述测试单元内的第一通孔连线个数为2个。

进一步的，所述测试单元的个数大于等于1000个。

与现有技术相比，本实用新型的有益效果主要体现在：添加测试单元，所述测试单元设有多个第一栅极和第一通孔连线，两者通过介质层隔离开，再使用第一金属连线和第二金属连线分别连接第一栅极和第一通孔，通过监测两者之间的电流，从而实现对第一栅极和第一通孔连线之间是否存在短路现象进行监测。

进一步的，测试单元还包括第二通孔连线和第三金属连线，所述第二通孔连线与所述第一栅极也通过介质层隔开，所述第三金属连线与所述第二通孔连线相连，从而可以实现对第二通孔连线和第一栅极之间是否存在短路现象进行监测，若测试结构出现短路现象，还能够通过选择单元来进行判断是第一通孔连线与第一栅极之间出现短路还是第二通孔连线与第一栅极之间出现短路。

附图说明

图1为半导体器件的俯视示意图；

图2为本实用新型一实施例中测试单元的结构示意图；

图3为本实用新型一实施例中测试结构的结构示意图；

图4为本实用新型一实施例中选择单元的电路示意图。

具体实施方式