[实用新型]具有传输电路的操控电路

权利要求书

1.一种具有传输电路的操控电路，所述传输电路用于越过势垒将信号从具有第一基础电位的第一电位侧（Pri、Sek）传输至具有第二基础电位的第二电位侧（Sek、Pri），所述操控电路具备带有第一电位侧与第二电位侧之间的电容耦合的电容式起作用的传输装置（80、90），其中，

所述传输装置（80、90）具有正好一个或者两个分支，因此仅具有一个ON-传输分支（82、92）或者具有一个ON-传输分支（82）和一个OFF-传输分支（83），它们本身分别具有第一和第二子分支，其中，

所述第一电位侧与第二电位侧之间的电容耦合在每个子分支中都通过串联多个第一高压电容器及第二高压电容器（C1x、C3x，其中x=1...n或者x=1r...nr）来构造，所述高压电容器又与所述第二电位侧上配属的电容器（C2、C4或者C2r、C4r）一起形成各一个串联电路，其中，在相应的传输分支（82、83、92）内部，所述信号直接接在第一子分支上并且经由第二反相器（INV2、INV2r）接在第二子分支上，并且

其中，在两个分支中，输入端上的信号（IN）直接接在所述ON-传输分支（82）上并且经由第一反相器（INV1）接在所述OFF-传输分支（83）上。

2.根据权利要求1所述的操控电路，其中，与分支的第一高压电容器和第二高压电容器（C1x、C3x）并联地布置有具有与第一高压电容器和第二高压电容器（C1x、C3x）相同数量的对称电容器（C5、C6）的另一电容分压器，其中，对称电容器（C5、C6）的每个中间电位（X1x、X3x）都与配属的高压电容器（C1x、C3x）借助于齐纳二极管补偿电路（ZA）连接。

3.根据权利要求2所述的操控电路，其中，所述齐纳二极管补偿电路（ZA）构造为各两个由两个齐纳二极管（Z1ax、Z1bx或Z3ax、Z3bx，其中x=2...n）组成的串联电路，所述齐纳二极管以其阳极或者阴极彼此连接，并且其阴极或者阳极与所述对称电容器（C5、C6）的相应的中间电位（Y）和所述高压电容器（C1x、C3x）的配属的中间电位（X1x、X3x）连接。

4.根据权利要求2所述的操控电路，其中，所述对称电容器（C5、C6）的串联电路，即所述另一电容分压器与所述第一电位侧和所述第二电位侧（Pri、Sek）的供电电位（vdd_sek、vdd_prim）连接。

5.根据权利要求2所述的操控电路，其中，与所述另一电容分压器的每个对称电容器（C5、C6）都并联有一个限压电路（SPB）。

6.根据权利要求5所述的操控电路，其中，具有上下接头的所述限压电路（SPB）由其他齐纳二极管（Z5y、Z6y，其中y=1...m）的串联电路和并联的限压晶体管（HV5、HV6）组成，所述限压晶体管的源极与所述限压电路（SPB）的下接头连接，所述限压晶体管的漏极与所述限压电路（SPB）的上接头连接，并且所述限压晶体管的栅极一方面与所述串联电路的第一齐纳二极管（Z51、Z61）的阴极连接，而另一方面经由电阻与所述串联电路的第一齐纳二极管的阳极连接。

7.根据前述权利要求之一所述的操控电路，其中，相应的部件以单片集成的方式布置在多个彼此电绝缘的基底（芯片1...芯片n）上。

8.根据权利要求7所述的操控电路，其中，齐纳二极管补偿电路（ZA）的中点与基础电位（HWx，其中x=1...n）导电连接。

9.根据权利要求7所述的操控电路，其中，相应的部件布置在两个基底（芯片1、芯片n，其中n=2）上，并且在这种情况下，所述第一电位侧的部件布置在第一基底上，而所述第二电位侧的部件布置在第二基底上。

10.根据权利要求7所述的操控电路，其中，所述相应的部件布置在多于两个基底（芯片x，其中x=1...n）上，并且在这种情况下，所述第一电位侧的部件布置在第一基底上，而所述第二电位侧的部件布置在第二基底上，以及高压电容器和配属的限压电路布置在相应自身的其他基底（芯片2...芯片n-1）上。

11.根据权利要求8所述的操控电路，其中，相应的基底（芯片1...芯片n）布置在多芯片模块内部。

12.根据权利要求9所述的操控电路，其中，相应的基底（芯片1...芯片n）布置在多芯片模块内部。

13.根据权利要求10所述的操控电路，其中，相应的基底（芯片1...芯片n）布置在多芯片模块内部。