[实用新型]半导体器件

说明书

技术领域

本实用新型涉及半导体领域，特别涉及一种具有新型结构的半导体器件。

背景技术

目前生产制造的很多半导体器件的输入输出阻抗很低，当其用于射频功率放大电路或者其他某些特定电路时，需要在外围电路使用大量的分立元件进行阻抗匹配。这种方法会增加电路的设计难度，降低电路工作的可靠性。

现有的改进措施是采用键合线将在同一个封装框架上的半导体器件与电容相连接并封装在一起，这样可以避免使用外围电路进行阻抗匹配。但这种采用键合线的方式也引入了键合线的等效电感，其工艺的波动对半导体器件性能的稳定性与可靠性都会产生很大的影响。

实用新型内容

本实用新型的目的在于，为了解决现有技术中的上述问题，从而提供了一种新型结构的半导体器件，将平板电容集成在半导体器件的内部，从而避免了使用外围电路进行阻抗匹配，从而保证半导体器件性能的稳定性和可靠性。

为此，本实用新型提供了一种半导体器件，包括衬底、形成于所述衬底上的绝缘层和依次形成于所述绝缘层上的至少第一金属互连层和第二金属互连层，所述金属互连层之间间隔有绝缘物质，其特征在于，所述半导体器件具备有源区和非有源区，所述非有源区中形成有至少一个平板电容。

进一步地，所述平板电容包括互相平行的第一金属层和第二金属层，所述第一金属层为在形成所述第一金属互连层的刻蚀工序中通过调整刻蚀版图而保留在所述非有源区中的一部分金属，所述第二金属层为在形成所述第二金属互连层的刻蚀工序中通过调整刻蚀版图而保留在所述非有源区中的一部分金属。

进一步地，所述第二金属层的投影与位于第二金属层下方的所述第一金属层有重叠区域，所述第一金属层在所述重叠区域之外的部分的上表面包括不覆盖非气态绝缘物质的第一区域，在所述第一区域设置有第一引脚。

可选地，所述第一引脚与所述半导体器件的封装引脚中的接地引脚相连，所述第二金属层与所述半导体器件的封装引脚中的输入引脚或输出引脚相连。

可选地，所述第一引脚与所述半导体器件的封装引脚中的输入引脚或输出引脚相连，所述第二金属层保持电位浮空或者与所述半导体器件的封装引脚中的预定引脚相连。

与现有技术相比，本实用新型提供的半导体器件，其有益效果在于：

1）将用作阻抗匹配的元件集成在半导体器件的内部，从而避免了使用分立元件进行阻抗匹配时电路设计难度大、工作可靠性低的问题，同时也避免了使用键合线方式连接电容进行阻抗匹配时对半导体器件性能的稳定性和可靠性的影响，降低了半导体器件在使用过程中的复杂程度与可能带来的故障率；

2）集成在半导体器件内部的用作阻抗匹配的元件采用平板电容，可以方便地采用半导体器件本身的金属互连层来实现，一方面不需要额外的电容器节约了成本，另一方面也使得集成的难度大大降低，即可以在半导体器件的制造工艺过程中，通过调整金属互连层的刻蚀版图来实现将电容集成在半导体器件内部。

附图说明

图1为本实用新型的半导体器件的第一实施方式的部分区域的示意性截面图；

图2（a）为本实用新型的半导体器件的第一实施方式的平板电容的连接引脚的第一实例的示意性截面图；

图2（b）为本实用新型的半导体器件的第一实施方式的平板电容的连接引脚的第二实例的示意性截面图；

图3（a）为本实用新型的半导体器件的第二实施方式的部分区域的示意性截面图；

图3（b）为本实用新型的半导体器件的第二实施方式的阻抗匹配方式的示意性电路图；

图4（a）为本实用新型的半导体器件的第三实施方式的部分区域的第一实例的示意性截面图；

图4（b）为本实用新型的半导体器件的第三实施方式的阻抗匹配方式的示意性电路图；

图5（a）为本实用新型的半导体器件的第四实施方式的部分区域的示意性截面图；

图5（b）为本实用新型的半导体器件的第四实施方式的阻抗匹配方式的示意性电路图。

主要附图标记说明

1：半导体衬底               2：绝缘层

3：第一金属互连层           4：第二金属互连层

10：第一金属层              20：第二金属层

20’：第二金属层的第一部分  20’’：第二金属层的第二部分

101：第一引脚               202：第二引脚

202’：第三引脚             202’’：第四引脚

具体实施方式