[实用新型]用于集成电路中的器件

说明书

技术领域

本公开内容涉及集成电路MOSFET(金属氧化物半导体场效应晶体管)器件制作，并且具体地，涉及应变硅器件。 

背景技术

在硅衬底上构建的集成电路通常并入场效应晶体管(FET)，在这些FET中，电流响应于向栅极施加的电压流过在源极与漏极之间的半传导沟道。应变硅晶体管是MOSFET器件，这些MSOFET器件向硅衬底中引入压缩应变以增加半传导沟道中的电荷载流子的迁移率。增加电荷迁移率造成对向栅极施加的电压的改变的更快切换响应。一种用于引入应变的方式是用外延生长的硅化合物替换源极和漏极区域中或者沟道本身中的体硅。 

外延生长是指在具有与下面的体硅的晶体结构相似的晶体结构的硅表面上生长层。为了防止在外延层的边界处的不连续，重要的是执行“外延预清理”步骤以保证晶体表面无污染物。可以在外延生长出现时通过在外延工艺步骤期间原位引入杂质来掺杂外延源极和漏极区域。 

实用新型内容

可能在外延生长硅或者硅化合物(诸如锗化硅(SiGe)或者碳化硅)期间出现的一个问题是分面化。在应当包含全生长晶体的区域中存在分面和/或空隙表明缺陷或者某些材料边界的存在已经中断晶体生长。 

根据本实用新型的一个方面，提供一种用于集成电路中的器件，所述器件包括： 

嵌入的氧化物区域，具有在其之上的保形氮化物层；以及 

硅化合物的无分面的外延生长的区域，与所述嵌入的氧化物区域相邻。 

优选地，所述嵌入的氧化物区域是隔离沟槽并且保形氮化物层是氮化硅沟槽衬垫。 

优选地，保形氮化物层的厚度在3nm-12nm的范围内。 

优选地，所述外延硅化合物是锗化硅。 

优选地，所述外延硅化合物是碳化硅。 

根据本实用新型的另一方面，提供一种晶体管，包括： 

成对的沟槽，在硅衬底的表面以下延伸，所述沟槽用氮化硅衬垫来加衬，所述氮化硅衬垫限定所述衬底内的氮化物-硅边界； 

栅极结构，在所述沟槽之间形成于所述硅衬底的表面上，所述栅极结构包括： 

栅极电介质； 

体栅极层； 

成对的间隔物；以及 

外延的源极区域和漏极区域，在所述栅极结构与所述沟槽之间延伸，所述源极区域和所述漏极区域在所述氮化物-硅边界附近基本上无分面。 

优选地，所述氮化硅衬垫的厚度在约3nm-12nm的范围内。 

根据本实用新型的又一方面，提供一种硅晶体管，包括： 

用于通过用外延生长的硅化合物的区域替换体硅区域来修改硅衬底中的电荷迁移率的装置； 

用于在外延生长所述硅化合物期间基本上抑制与嵌入的氧化物结构相邻的分面化的装置；以及 

用于控制在所述外延生长的区域之间的电流流动的装置。 

优选地，所述用于控制在所述外延生长的区域之间的电流流动的装置包括通过栅极电介质与所述硅衬底分离的栅极。 

优选地，用于基本上抑制与嵌入的氧化物结构相邻的分面化的 装置包括在所述嵌入的氧化物结构周围提供氮化物覆盖物。 

具体而言，已经观察到分面化在与氧化物边界(例如二氧化硅(SiO₂)，如图1A中所示)相邻生长某些硅化合物的外延层时出现，但是分面化在与硅边界相邻(如图1B中所示)或者与氮化物边界(例如氮化硅(SiN))相邻生长外延层时未出现。由于硅化合物的外延生长在用氧化物填充的隔离沟槽附近经常有必要，所以用于抑制分面化的技术是希望的。本文呈现的一种这样的技术是用SiN对隔离沟槽加衬，使得SiN衬垫提供在氧化物与其中将外延生长的区域之间的屏障。 

附图说明

在附图中，相同标号标识相似元件。未必按比例绘制附图中的元件的尺寸和相对位置。 

图1A是在氧化物边界附近表现分面化的现有技术外延硅化合物的从实际扫描电子显微镜图像获得的侧视图。 

图1B是现有技术外延硅化合物的从实际扫描电子显微镜图像获得的侧视图，在该外延硅化合物中已经通过在氧化物边界与其中将外延生长的区域之间维持的硅屏障来抑制分面化。 

图2图示用于形成图1B中所示硅屏障的现有技术，在该技术中使用牺牲栅极结构作为掩模。 

图3是根据本文描述的一个实施例的包括隔离沟槽的器件轮廓的侧视图，这些隔离沟槽具有氮化物衬垫。 

图4是图示用于制作如本文描述的无分面外延源极/漏极晶体管的工艺的高级流程图。