[实用新型]宽频带低相噪高分辨率频率综合组件

说明书

技术领域

本实用新型涉及一种宽频带低相噪高分辨率频率综合组件。

背景技术

频率综合器（又称为“频综”），由于其分辨率、相位噪声和频带三个指标相互矛盾，因此通常在对某一指标进行提高时，会相应的降低其它的指标，因此如何能够使频率综合器同时具有宽频带、低相噪和高分辨率的性能就显得特别重要。

实用新型内容

有鉴于此，本实用新型提供了一种宽频带低相噪高分辨率频率综合组件，能够同时在分辨率、相位噪声和频带三个方面取得好的指标。

本实用新型提供了一种宽频带低相噪高分辨率频率综合组件，包括直接数字式频率合成器DDS、锁相环PLL、主线圈数字驱动电路、FM模拟驱动电路、钇铁石榴石调谐振荡器YTO和控制电路；

所述YTO包括两个调谐端，分别是主线圈和FM线圈，所述主线圈由所述主线圈数字驱动电路驱动，所述FM线圈由所述FM模拟驱动电路驱动，所述DDS的输出用于激励所述PLL，所述PLL的输出连接至所述FM驱动电路的输入，所述控制电路的输出连接至所述主线圈驱动电路。

进一步，所述DDS采用型号为AD9912的芯片实现。

进一步，所述PLL采用型号为HMC700LP4的芯片实现。

进一步，所述主线圈数字驱动电路采用12位数字驱动结构，且所述主线圈数字驱动电路与所述YTO为一体结构。

进一步，所述PLL的输出经过环路滤波器LF连接至所述FM模拟驱动电路的输入。

进一步，还包括：参考频率源、10倍倍频器和第一带通滤波器，所述参考频率源用于生成100MHz的参考频率，然后经10倍倍频器得到1GHz的信号频率，再经过所述第一带通滤波器滤波后作为所述DDS的时钟。

进一步，所述参考频率源包括恒温控制式晶体振荡器OCXO。

进一步，所述PLL包括鉴相器PD、前置固定分频器和可编程分频器，所述PD包括第一输入和第二输入，所述第一输入连接所述DDS的输出，所述YTO的输出经所述前置固定分频器和可编程分频器分频后连接至所述第二输入。

进一步，所述前置固定分频器为2分频前置固定分频器，所述可编程分频器为32或64可编程分频器。

进一步，所述DDS的输出经过第二带通滤波器连接至所述PD的第一输入。

本实用新型的有益效果：

本实用新型，在选材上采用高性能的钇铁石榴石调谐振荡器YTO，在激励方式上采用DDS激励PLL，在对YTO的控制方式上混合应用数字和模拟的方式，因此可以在分辨率、相位噪声和频带三个方面同时取得好的指标。

附图说明

下面结合附图和实施例对本实用新型作进一步描述：

图1是本实用新型提供的频率综合组件的实施例的结构示意图。

具体实施方式

请参考图1，是本实用新型提供的频率综合组件的实施例的结构示意图。其包括：参考频率源1、10倍倍频器2、第一BPF3、DDS4、第二BPF5、PD6、LF7、FM模拟驱动电路8、YTO9、控制电路10、前置固定分频器11和可编程分频器12。

其中，BPF即“Band-Pass Filter”，中文简称“带通滤波器”。DDS即“Direct Digital Synthesizer”，中文简称“直接数字式频率合成器”。PD即“phasedetector”，中文简称“鉴相器”。LF即“loop filter，中文简称“环路滤波器”。YTO即“YIG-tuned oscillator，中文简称“钇铁石榴石调谐振荡器”。其中，PD6和可编程分频器12是PLL的主要组成部分，PLL即“Phase Locked Loop”，中文简称“锁相环”。

其中，YTO9有两个调谐端，分别是主线圈和FM（frequency modulation调频）线圈，其中主线圈调谐范围宽，调谐速度快，一般作为粗调（频率预置）；FM线圈调谐范围窄，调谐速度慢，一般作为细调（锁相）。YTO作为电流调谐部件，主线圈和FM线圈皆为电流调谐，而通常控制为电压控制，因此两线圈都需要驱动（电压控制电流源），一般YTO自带主线圈的驱动，即自带主线圈数字驱动电路，其可以为12位数字驱动结构，而FM模拟驱动电路则外接。