[实用新型]宽频带低相噪高分辨率频率综合组件

权利要求书

1.一种宽频带低相噪高分辨率频率综合组件，其特征在于：包括直接数字式频率合成器DDS、锁相环PLL、主线圈数字驱动电路、FM模拟驱动电路、钇铁石榴石调谐振荡器YTO和控制电路；

所述YTO包括两个调谐端，分别是主线圈和FM线圈，所述主线圈由所述主线圈数字驱动电路驱动，所述FM线圈由所述FM模拟驱动电路驱动，所述DDS的输出用于激励所述PLL，所述PLL的输出连接至所述FM驱动电路的输入，所述控制电路的输出连接至所述主线圈驱动电路。

2.如权利要求1所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述DDS采用型号为AD9912的芯片实现。

3.如权利要求1所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述PLL采用型号为HMC700LP4的芯片实现。

4.如权利要求1所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述主线圈数字驱动电路采用12位数字驱动结构，且所述主线圈数字驱动电路与所述YTO为一体结构。

5.如权利要求1-4中任一项所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述PLL的输出经过环路滤波器LF连接至所述FM模拟驱动电路的输入。

6.如权利要求1-4中任一项所述的宽频带低相噪高分辨率频率综合组件，其特征在于：还包括：

参考频率源、10倍倍频器和第一带通滤波器，所述参考频率源用于生成100MHz的参考频率，然后经10倍倍频器得到1GHz的信号频率，再经过所述第一带通滤波器滤波后作为所述DDS的时钟。

7.如权利要求6所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述参考频率源包括恒温控制式晶体振荡器OCXO。

8.如权利要求1-4中任一项所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述PLL包括鉴相器PD、前置固定分频器和可编程分频器，所述PD包括第一输入和第二输入，所述第一输入连接所述DDS的输出，所述YTO的输出经所述前置固定分频器和可编程分频器分频后连接至所述第二输入。

9.如权利要求8所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述前置固定分频器为2分频前置固定分频器，所述可编程分频器为32或64可编程分频器。

10.如权利要求8所述的宽频带低相噪高分辨率频率综合组件，其特征在于：所述DDS的输出经过第二带通滤波器连接至所述PD的第一输入。