[实用新型]一种三维互连结构

说明书

技术领域

本实用新型涉及电子封装领域，尤其涉及一种三维互连结构。

背景技术

随着集成电路的特征尺寸不断缩小，芯片的复杂性不断增加，互连密度不断提高。引线键合由于互连密度较低，已不能满足多芯片高密度封装的要求。为满足高互连密度，减短互连路径，解决三维堆叠的互连瓶颈，新的封装技术，即利用硅通孔（Through-Silicon-Via，TSV）的三维集成电路（3D-IC）技术应运而生。

3D-TSV集成技术是微电子核心技术之一，3D-TSV互连提供了超越“摩尔”的方法，是目前最先进，最复杂的封装技术，可以获得更好的电性能、低功耗、噪声、更小的封装尺寸、低成本和多功能化。3D-TSV技术将广泛地应用于微电子领域，尤其是智能手机等消费类电子产品，包括智能手机、互联网器件、传感器、存储器、太阳能电池、LED、功率器件等高端产品。

TSV有两种结构，一种是在硅片上制作，称为TSV interposer，一种是在带有有源区的芯片上制作，其主要作用是垂直互连。目前，TSV interposer是主要的TSV结构。该TSV interposer的整体结构如图1所示，TSV孔07贯穿硅衬底01的正面和背面，在该TSV interposer结构的正面设置有正面金属布线层RDL02，在该结构的正面还设置有用于芯片封装的Cu/Sn UBM焊盘04，在结构的背面设置有绝缘层03以及背面金属布线层05，在背面还设置有用于基板封装的Cu Pillar Bump06。

TSV技术是目前最复杂、最困难的一种先进电子封装，不仅体现在TSV工艺制造上，更体现在带有TSV有源芯片或TSV interposer微组装工艺上。为了实现窄节距互连，高深宽比TSV孔又受设备和工艺的限制，需要对芯片或interposer进行减薄到几十微米的厚度，这就为后续拿持、组装等工艺带来巨大挑战。另外，为了降低成本，TSV工艺大都基于低阻硅。低阻硅的半导体特性引起介质损耗较大，TSV孔型结构特性阻抗与金属布线层传输线特性阻抗失配也会引起信号反射，导致TSV的高速、高频传输性能较差。

实用新型内容

为了解决上述高速、高频传输性能较差的技术问题，本实用新型提供了一种新的三维互连结构。

为了解决上述技术问题，本实用新型采用了如下技术方案：

一种三维互连结构，所述三维互连结构至少包括第一正面金属布线层和第一背面金属布线层，其包括，

半导体衬底，所述半导体衬底包括相对的正面和背面；所述半导体衬底上具有贯穿正面和背面的梯形孔，所述梯形孔在所述半导体衬底正面的开口大于在所述半导体衬底背面的开口；

位于所述半导体衬底正面上方以及所述梯形孔斜面上方的正面绝缘层；

位于所述正面绝缘层上方的第一正面金属布线层，所述第一正面金属布线层包括两个断开的第一正面金属布线子层；

位于所述第一正面金属布线层上方的第一正面介质层；其中，所述第一正面介质层上包括多个预定开口，所述预定开口内形成有用于将所述第一正面金属布线层引出的互连；其中，位于所述三维互连结构的最外层的正面介质层还填充所述梯形孔；

位于所述半导体衬底背面下方以及所述正面介质层下方的背面绝缘层，所述背面绝缘层在所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层的下方形成开口；

依次位于所述背面绝缘层以及所述位于所述梯形孔斜面上的靠近所述梯形孔底部的正面金属布线层下方的第一背面金属布线层和第一背面介质层；

其中，所述第一背面金属布线层包括至少两个断开的、相互绝缘的第一背面金属布线子层，每个所述第一背面金属布线子层还填充所述背面绝缘层上的开口并通过所述背面绝缘层上的开口与所述正面金属布线层连接；

所述第一背面介质层上形成有预定开口，所述预定开口内形成有用于将所述第一背面金属布线层引出的互连，并在每个所述第一背面金属布线子层下方形成有一个互连。

进一步地，所述三维互连结构包括m层正面金属布线层和m层正面介质层；

其中，第i+1正面金属布线层位于第i正面介质层的上方，所述第i正面介质层上设置有多个预定开口，所述预定开口内形成有用于将第i-1正面金属布线层引出的互连，其中，用于将第i-1正面金属布线层引出的互连与用于将第i正面金属布线层引出的互连相互绝缘；

其中，m≥2，2≤i≤m。

进一步地，所述三维互连结构包括n层背面金属布线层和n层背面介质层；

其中，第j背面介质层位于第j背面金属布线层的下方，所述第j背面金属布线层包括多个断开的、相互绝缘的第j背面金属布线子层；