[实用新型]用于集成电路的静电放电器件及二极管阵列

说明书

技术领域

本公开涉及用作静电放电器件的集成电路二极管的制作。 

背景技术

静电放电(ESD)在静电电荷积累产生超过电介质或者非传导介质的击穿电压的电压时出现于介质中。放电引起突然电流流动从而耗散积累的电荷。示例包括跨越气隙的闪电放电、在两个相邻绝缘电流承载接线之间的电弧以及电容结构(诸如包括超薄栅极电介质的场效应晶体管(FET))的击穿。 

对于人类而言，通过简单地触摸电子设备通常引起ESD。由于集成电路部件如此薄，所以它们特别易受来自ESD的损坏。可以在集成电路芯片的板上部署ESD保护器件以保护电子部件(例如晶体管)免受静电放电事件。ESD器件可以并入用于阻止高电压(例如上至约10,000V)和电流到达电子部件的二极管和用于在功率到达感兴趣的部件之前对功率进行耗散的电阻器。ESD器件也可以充当用于将高电流从电路引向通常在集成电路芯片的外围处建立的板上接地连接的避雷针。ESD器件经常例如位于键合焊盘下面或者电源附近。 

在集成电路内的ESD器件的一个示例是充当熔断器的简单p-n结二极管。如果设置二极管的特征阈值电压略小于电路部件可以承受的最大电压，则二极管可以保护那些部件。在静电电荷局部累积超过二极管阈值电压时，二极管接通并且提供用于将过量电压短路的传导路径。 

随着器件尺度继续缩减，在集成电路芯片的板上的有效ESD器件的设计和制造随着每一代新技术而变得越来有挑战性。 

实用新型内容

本实用新型的实施例旨在解决随着器件尺度继续缩减，在集成电路芯片的板上的有效ESD器件的设计和制造变得越来有挑战性的问题。 

根据本公开的一个方面，提供一种用于集成电路的静电放电器件，所述静电放电器件包括： 

硅衬底； 

在所述硅衬底中形成的第一对称结二极管，所述第一对称结二极管被配置为经由未封装的互连接线提供低电压和电流放电； 

在所述硅衬底中形成的第二对称结二极管，所述第二对称结二极管被配置为经由封装的互连接线提供高电压和电流放电；以及 

与所述结二极管的电接触。 

优选地，所述第一对称结二极管具有第一宽度，并且所述第二对称结二极管具有超过所述第一宽度的第二宽度。 

优选地，所述第一对称结二极管和所述第二对称结二极管是p-n结二极管，并且还包括由所述第一对称结二极管的一部分和所述第二对称结二极管的相反带电部分形成的第三不对称p-n结二极管。 

根据本公开的另一方面，提供一种用于在集成电路中对静电进行释放时使用的二极管阵列，所述二极管阵列包括： 

硅衬底； 

所述硅衬底的第一掺杂区域阵列，所述第一掺杂区域阵列具有渐变宽度并且包含第一掺杂物种类， 

所述硅衬底的第二掺杂区域阵列，所述第二掺杂区域阵列具有渐变宽度并且包含第二掺杂物种类，所述第二阵列与所述第一阵列交错，使得成对的相邻掺杂区域重叠以形成二极管结，每个二极管结以重叠宽度表征；以及 

提供接入以将电信号耦合到所述二极管阵列的互连阵列。 

优选地，还包括在所述硅衬底内的掩埋氧化物层。 

优选地，所述掩埋氧化物层呈现扩散阻挡，所述扩散阻挡确定所述掺杂区域的深度。 

优选地，所述二极管结的所述重叠宽度至少部分由离子注入工艺参数的集合确定。 

优选地，所述离子注入工艺参数的集合包括注入角度和注入能量强度。 

优选地，所述第一掺杂区域阵列的所述渐变宽度基本上匹配所述第二掺杂区域阵列的所述渐变宽度。 

优选地，所述二极管阵列具有至少部分地由离子注入工艺参数的集合确定的二极管密度。 

优选地，所述离子注入工艺参数的集合包括注入角度和注入能量强度。 

优选地，所述第一掺杂物种类是n型，所述第二掺杂物种类是p型，并且还包括在成对的相邻n掺杂区域和p掺杂区域之间的隔离区域。