[实用新型]移位寄存单元、移位寄存器和显示装置

说明书

技术领域

本实用新型涉及显示领域，具体地，涉及一种移位寄存单元、一种包括该移位寄存单元的移位寄存器和一种包括该移位寄存器的显示装置。

背景技术

随着平板显示的发展，高分辨率、窄边框成为发展的潮流，而在显示面板上集成栅极驱动电路是实现高分辨率、窄边框显示最重要的解决办法。

图1中所示的是现有的基本的移位寄存单元的电路图，如图1所示，该基本的移位寄存单元包括上拉晶体管T100、输出下拉晶体管T200、自举电容C1、上拉控制晶体管T300、下拉控制晶体管T400、第一时钟信号输入端CLK、下拉单元13、驱动信号输入端OUT（n-1）和驱动信号输出端OUT（n）。

在图1中，上拉节点PU点为与上拉晶体管T100的栅极连接的节点，下拉节点PD为与输出下拉晶体管T200的栅极连接的节点。从驱动信号输入端OUT（n-1）输入起始信号STV，VGL表示低电平。图2中所示的是图1中的移位寄存单元在工作时各信号的时序图，VGH表示高电平。

a-si（非晶硅）和p-si（多晶硅）制成的薄膜晶体管为增强型薄膜晶体管，当使用增强型TFT技术制作该基本的移位寄存单元电路时，图1中所示的移位寄存单元可以正常工作（如图2的实线部分所示）。

近年来，氧化物薄膜晶体管作为一种非常有潜力的半导体技术，相比于p-si工艺更简单，成本更低，相比于a-si迁移率更高，因而越来越受到重视，未来很可能是各种显示面板、尤其是OLED（有机发光二极管）和柔性显示的主流背板驱动技术。然而氧化物薄膜晶体管具有耗尽型的特点，如图2中虚线部分所示，将作为耗尽型薄膜晶体管的氧化物薄膜晶体管直接应用于图1中所示的电路时，并不能正常工作。

原因解释如下：耗尽型薄膜晶体管与增强型薄膜晶体管的差别见图3和图4，图3为增强型薄膜晶体管的特性曲线图，纵轴为薄膜晶体管漏极的电流，横轴为栅源极的电压，从图3中所示的增强型薄膜晶体管的特性曲线图中可以看出，当Vgs（栅源电压）电压为零时，id(漏极电流)为零，说明Vgs为零时，增强型薄膜晶体管完全关闭。图4为耗尽型薄膜晶体管的特性曲线图，同样纵轴为漏极电流，横轴为栅源电压，但该图显示的却是Vgs为零时，id远大于零，而只有在栅源电压为一定的负电压时，id才为零。

实用新型内容

本实用新型的目的在于提供一种移位寄存单元、一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动器和一种包括该栅极驱动器的显示装置，所述移位寄存单元中可以使用耗尽型薄膜晶体管。

为了实现上述目的，作为本实用新型的一个方面，提供一种移位寄存单元，该移位寄存单元包括第一驱动信号输入端、第一驱动信号输出端、第一时钟信号输入端、第一上拉晶体管、第一输出下拉晶体管、开关晶体管、复位晶体管和自举电容，所述开关晶体管的漏极与所述第一驱动信号输入端相连，所述第一输出下拉晶体管的漏极与所述第一驱动信号输出端相连，所述自举电容的一端与所述第一上拉晶体管的栅极相连，另一端与所述第一驱动信号输出端相连，所述第一上拉晶体管的栅极与所述开关晶体管的源极相连，所述第一上拉晶体管的漏极与所述第一时钟信号输入端相连，所述第一上拉晶体管的漏极与所述第一驱动信号输出端相连，所述复位晶体管的漏极与所述开关晶体管的源极相连，其中，所述移位寄存单元还包括下拉单元，该下拉单元的第一端与所述开关晶体管的栅极相连，所述下拉单元的第二端与所述复位晶体管的栅极相连，所述下拉单元的第三端与所述第一输出下拉晶体管的栅极相连，所述复位晶体管的源极与能够输出第二低电平的第二低电平输入端相连，所述第一输出下拉晶体管的源极与能够输出第三低电平的第三低电平输入端相连，在求值阶段，所述下拉单元能够向所述第一输出下拉晶体管的栅极、所述开关晶体管的栅极以及所述复位晶体管的栅极输出第一低电平，所述第一低电平与所述第二低电平的差值小于所述复位晶体管的阈值电压，所述第一低电平与所述第三低电平的差值小于所述第一输出下拉晶体管的阈值电压。

优选地，所述移位寄存单元包括第一下拉模块和第二下拉模块，所述第一下拉模块用于在预充电阶段向所述第二端和所述第三端输出第二低电平，该第二低电平与所述第三低电平的差值小于所述第一输出下拉晶体管的阈值电压，所述第二下拉模块用于在所述求值阶段向所述第二端和所述第三端输出所述第一低电平。