[实用新型]移位寄存单元、移位寄存器和显示装置

权利要求书

1.一种移位寄存单元，该移位寄存单元包括第一驱动信号输入端、第一驱动信号输出端、第一时钟信号输入端、第一上拉晶体管、第一输出下拉晶体管、开关晶体管、复位晶体管和自举电容，所述开关晶体管的漏极与所述第一驱动信号输入端相连，所述第一输出下拉晶体管的漏极与所述第一驱动信号输出端相连，所述自举电容的一端与所述第一上拉晶体管的栅极相连，另一端与所述第一驱动信号输出端相连，所述第一上拉晶体管的栅极与所述开关晶体管的源极相连，所述第一上拉晶体管的漏极与所述第一时钟信号输入端相连，所述第一上拉晶体管的漏极与所述第一驱动信号输出端相连，所述复位晶体管的漏极与所述开关晶体管的源极相连，其特征在于，所述移位寄存单元还包括下拉单元，该下拉单元的第一端与所述开关晶体管的栅极相连，所述下拉单元的第二端与所述复位晶体管的栅极相连，所述下拉单元的第三端与所述第一输出下拉晶体管的栅极相连，所述复位晶体管的源极与能够输出第二低电平的第二低电平输入端相连，所述第一输出下拉晶体管的源极与能够输出第三低电平的第三低电平输入端相连，在求值阶段，所述下拉单元能够向所述第一输出下拉晶体管的栅极、所述开关晶体管的栅极以及所述复位晶体管的栅极输出第一低电平，所述第一低电平与所述第二低电平的差值小于所述复位晶体管的阈值电压，所述第一低电平与所述第三低电平的差值小于所述第一输出下拉晶体管的阈值电压。 

2.根据权利要求1所述的移位寄存单元，其特征在于，该移位寄存单元包括第一下拉模块和第二下拉模块，所述第一下拉模块用于在预充电阶段向所述第二端和所述第三端输出第二低电平，该第二低电平与所述第三低电平的差值小于所述第一输出下拉晶体管的阈值电压，所述第二下拉模块用于在所述求值阶段向所述第二端和所述第三端输出所述第一低电平。 

3.根据权利要求2所述的移位寄存单元，其特征在于，该移位寄存单元包括第二驱动信号输出端，该第二驱动信号输出端与所述第一驱动信号输出端同步，且能够输出高电平和所述第一低电平，所述第二下拉模块包括第一下拉控制晶体管和第二驱动信号输入端，该第一下拉控制晶体管的栅极与所述第二驱动信号输出端相连，所述第一下拉控制晶体管的源极与所述第一低电平输入端相连，所述第一下拉控制晶体管的漏极与所述第二端和所述第三端连接，所述第二驱动信号输入端与所述第一驱动信号输入端同步，且所述第二驱动信号输入端能够输入高电平和所述第一低电平，所述第二驱动信号输入端与第一端相连。 

4.根据权利要求3所述的移位寄存单元，其特征在于，所述第二下拉模块还包括第二下拉控制晶体管，该第二下拉控制晶体管的栅极与所述第二驱动信号输出端相连，所述第二下拉控制晶体管的源极与所述第一低电平输入端相连，所述第二下拉控制晶体管的漏极与所述第一端相连。 

5.根据权利要求3或4所述的移位寄存单元，其特征在于，该移位寄存单元还包括第二驱动信号输出模块，该第二驱动信号输出模块包括第二上拉晶体管和第二输出下拉晶体管，所述第二上拉晶体管的栅极与所述第一上拉晶体管的栅极相连，所述第二上拉晶体管的漏极与所述第一时钟信号输入端相连，所述第二上拉晶体管的源极与所述第二驱动信号输出端相连，所述第二输出下拉晶体管的栅极与所述第一输出下拉晶体管的栅极相连，所述第二输出下拉晶体管的源极与所述第一低电平输入端相连，所述第二输出下拉晶体管的漏极与所述第二驱动信号输出端相连。 

6.根据权利要求3或4所述的移位寄存单元，其特征在于，所述移位寄存单元还包括第二时钟信号输入端，该第二时钟信号输入端与所述第一时钟信号输入端相反，所述第一下拉模块包括第三下拉控 制晶体管和第四下拉控制晶体管，所述第四下拉控制晶体管的电阻小于第三下拉晶体管的电阻，所述第三下拉控制晶体管的栅极和漏极与所述第二时钟信号输入端相连，所述第三下拉控制晶体管的源极与所述第二端相连，所述第四下拉控制晶体管的栅极与所述第二驱动信号输入端相连，所述第四下拉控制晶体管的源极与所述第二低电平输入端相连，所述第四下拉控制晶体管的漏极与所述第二端相连，所述第二端与所述第三端相连。