[实用新型]一种FPGA片上低功耗系统

说明书

技术领域

本实用新型涉及微电子领域，尤其涉及一种FPGA片上低功耗系统。

背景技术

集成电路的功耗问题是一个热量问题。所以一切和热量有关的问题，都可能导致芯片功耗的变化。但是在自然环境中，热问题又是一个最为普遍的现象。对于半导体集成电路，这些问题也是同样存在的。自然界的能量总是在不停的转化，芯片通电之后，很多电能要转化为热能。对于规模比较小的芯片，这种转化过来的能量不会对芯片造成致命的伤害。但是对于规模庞大的芯片，比如CPU、GPU、FPGA，出现功耗过大的问题是不可避免的，并且巨大的热量会对芯片造成严重的，不可恢复的破坏。而且，半导体工艺技术的不断进步，芯片特征尺寸的不断减小，不断的提高芯片的速度不再是一个好的选择，人们需要一些能效比较高的电路和工艺技术，来保持半导体行业的快速发展。

功耗问题在FPGA中是一个可靠性的设计，电源的消耗量依赖于内部逻辑的转变数量和适当的工作时钟频率。芯片规模增加，电源的消耗量也增加。一个普通的大规模高速的FPGA芯片设计要求有几个安培的电源电流。没有一个精确的热量分析，热量的增加容易超过允许的最大结温，给芯片造成不可恢复的破坏。功耗问题的考虑是为了成功的设计完整性。芯片内部电源耗散是芯片热量的重要来源，主要包括以下几种方式：

Dynamic Switching Power(动态开关功耗)：是芯片内部节点电压跃迁时对寄生电容充放电所引起的动态开关功耗。

Short-Circuit Power(短路功率)是CMOS晶体管栅极的上拉和下拉网络同时打开时输入信号跃迁产生的瞬态功耗。

Static DC Power(静态直流功率)是CMOS电路在低电压摆幅输入信号驱动时所消耗的静态直流功率。

实用新型内容

本实用新型旨在提供一种FPGA片上低功耗系统，能够降低FPGA芯片的动态开关功耗、短路功率和静态直流功率。

为达到上述目的，本实用新型是采用以下技术方案实现的：本实用新型提供的FPGA片上低功耗系统，包括参考电压电路、上电复位模块、DLL电源模块、SRAM电源模块；所述参考电压电路提供1.2V和1.8V的双电压基准，所述上电复位模块包括一个在芯片电源上升到1.6V时发出上电复位的POR脉冲信号的上电复位电路，所述DLL电源模块包括一个为DLL延迟链提供2V电压的稳压器，所述SRAM电源模块从芯片电源VDD通过电压变换得到另一电压SRAMVDD，所述SRAMVDD电压高于电压VDD，电压SRAMVDD和电压VDD分别加在不同的SRAM单元上，SRAMVDD电压同时加在SRAM单元的PMOS晶体管的源端和PMOS晶体管的衬底上。

优选的，所述上电复位模块还包括用于确保POR信号的复位有效性的复位信号检测电路，所述复位信号检测电路连接上电复位电路和SRAM单元。

进一步的，所述DLL电源模块包括依次连接的单位增益缓冲器、低通滤波器和稳压器；所述单位增益缓冲器还连接参考电压电路，所述稳压器为DLL延迟链的缓冲器独立供电。

进一步的，所述SRAM电源模块包括第一电压比较器、第二电压比较器、环形振荡器、电荷泵；所述第一电压比较器连接参考电压电路，还连接环形振荡器，所述第二电压比较器连接上电复位模块，还连接电荷泵，所述环形振荡器还连接电荷泵，所述电荷泵为SRAM单元提供能量。

优选的，所述参考电压电路以带隙基准源为核心组成，利用芯片的全局电源中输入的2.5V电压和PNP晶体管的带隙特性产生稳定的1.2V基准电压。

优选的，所述稳压器为带有反馈和补偿功能的直流电源。

优选的，所述复位信号检测电路为SRAM构成的POR信号复位验证电路，所述上电复位电路的上电复位信号送到不同电源供电的SRAM构成的POR复位验证电路，并将SRAM的储存值作为输出。

优选的，所述SRAMVDD电压为3.3V，VDD电压为2.5V，其中，BRAM中的SRAM的电源为VDD，其余SRAM的电源为SRAMVDD。

进一步的，所述FPGA芯片的电源包括芯片的内部电压VDD、I/O电路输出缓冲器电压VCCO、SRAM的电源电压SRAMVDD、DLL电路延迟链的电源电压DLLVDD、I/O输入传输管电压IOPUMP；所述VDD分布于整个FPGA芯片，所述VCCO、IOPUMP分布在FPGA芯片的四边，所述SRAMVDD分布在FPGA芯片的中央区域，所述DLLVDD分布在FPGA芯片的四个角上。