[实用新型]高电源抑制比、低功耗基准电流及基准电压产生电路

说明书

技术领域

本实用新型涉及模拟集成电路设计领域，尤其是一种高电源抑制比、低功耗基准电流及基准电压产生电路。 

背景技术

基准电压和基准电流产生电路是集成电路中一个重要的单元模块，广泛应用于各种模拟集成电路、数模混合集成电路和片上系统芯片中，如模数转换器（ADC）、锁相环（PLL）和电源管理芯片等。现今基准电源一般都要求低功耗、低电源电压、低温漂系数、高电源抑制比、输出噪声小等。 

现有的为实现低温漂系数的基准电压电路一般是在CMOS工艺中采用衬底双极晶体管，因为双极晶体管的基极-发射极电压具有负温度系数，且两个双极晶体管工作在不相等的电流密度下，基极-发射极电压差值具有正温度系数，将两个系数以适当权重相加，即可得到零温度系数，此种方法存在以下问题： 

1、引入运放稳定电压，从而提高电源抑制比，但是需要电源电压较大，另外运放本身的速度、失调、噪声对输出电压也有很大的影响。 

2、三极管相对于MOS管版图面积大，而且需要电阻，占用面积较大。 

3、增加运放，电源电压高，功耗较高。 

这些因素在某种程度上限制了基准电压的性能，有待改进。 

典型的基准电流产生电路如图1所示，该电路输出电流表达式为： 

Iout=2μnCox(W/L)NRs2(1-1K)2---(1).]]>

其中，μ_n为电子迁移率，C_ox为单位面积的栅氧化层电容，K为Q2的宽长比与Q1的宽长比的比值，（W/L）_N为Q1的宽长比。 

该基准电流产生电路存在以下问题： 

1、（1）式是在假设I1=I2的情况下得出的，当电源电压变化，I1并不会保持和I2相等，两者变化趋势相反，从而导致输出电流随电源电压变化较大。 

2、现有技术通过引入运放来驱使I1=I2，但是运放的失调和噪声同样会使基准电流源性能降低。 

3、在低功耗应用中，为使偏置电流小，所需要的电阻Rs很大，占据芯片很大面积。 

这些因素在某种程度上限制了基准电流的性能，有待改进。 

实用新型内容

有鉴于此，本实用新型的目的是提供一种高电源抑制比、低功耗基准电流产生电路。 

本实用新型采用以下方案实现：一种高电源抑制比、低功耗基准电流产生电路，其特征在于：包括PMOS管P1、PMOS管P2和PMOS管P3以及NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4和NMOS管N5，电源VDD连接所述NMOS管N1的栅极、所述PMOS管P1、PMOS管P2和PMOS管P3的源极以及所述NMOS管N2和NMOS管N3的漏极，所述PMOS管P1的漏极连接所述PMOS管P1、PMOS管P2和PMOS管P3的栅极以及所述NMOS管N1的漏极，所述NMOS管N1的源极连接所述NMOS管N3的源极和所述NMOS管N4的漏极，所述NMOS管N4的栅极连接所述NMOS管N5的栅极和漏极以及所述PMOS管P2的漏极，所述NMOS管N2的栅极连接所述NMOS管N3的栅极和漏极，所述NMOS管N2、NMOS管N4和NMOS管N5的源极连接电源GND，所述PMOS管P3的漏极作为所述基准电流产生电路的输出端。