[实用新型]高电源抑制比、低功耗基准电流及基准电压产生电路

权利要求书

1.一种高电源抑制比、低功耗基准电流产生电路，其特征在于：包括PMOS管P1、PMOS管P2和PMOS管P3以及NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4和NMOS管N5，电源VDD连接所述NMOS管N1的栅极、所述PMOS管P1、PMOS管P2和PMOS管P3的源极以及所述NMOS管N2和NMOS管N3的漏极，所述PMOS管P1的漏极连接所述PMOS管P1、PMOS管P2和PMOS管P3的栅极以及所述NMOS管N1的漏极，所述NMOS管N1的源极连接所述NMOS管N3的源极和所述NMOS管N4的漏极，所述NMOS管N4的栅极连接所述NMOS管N5的栅极和漏极以及所述PMOS管P2的漏极，所述NMOS管N2的栅极连接所述NMOS管N3的栅极和漏极，所述NMOS管N2、NMOS管N4和NMOS管N5的源极连接电源GND，所述PMOS管P3的漏极作为所述基准电流产生电路的输出端。

2.根据权利要求1所述的高电源抑制比、低功耗基准电流产生电路，其特征在于：还包括一PMOS管P4和PMOS管P5，断开所述NMOS管N1的栅极、所述NMOS管N2的漏极以及所述NMOS管N3的漏极与电源VDD的连接，所述PMOS管P4和PMOS管P5的源极连接电源VDD，所述PMOS管P4和PMOS管P5的栅极连接所述PMOS管P1的栅极，所述PMOS管P4的漏极连接所述NMOS管N1的栅极和所述NMOS管N2的漏极，所述PMOS管P5的漏极连接所述NMOS管N3的漏极。

3.根据权利要求2所述的高电源抑制比、低功耗基准电流产生电路，其特征在于：还包括一启动电路，所述启动电路包括PMOS管Pa、PMOS管Pb、PMOS管Pc、PMOS管Pd和PMOS管Pe以及电容C1和电容C2；电源VDD连接所述PMOS管Pa和PMOS管Pe的源极以及电容C的正极，所述PMOS管Pa的栅极连接所述PMOS管P1的栅极，所述电容C的负极连接所述PMOS管Pa和PMOS管Pb的漏极以及所述PMOS管Pb和PMOS管Pe的栅极，所述PMOS管Pb的源极连接所述PMOS管Pc的漏极和栅极，所述PMOS管Pc的源极连接所述PMOS管Pd的漏极和栅极，所述PMOS管Pd的源极和所述电容C2的负极连接电源GND，所述PMOS管Pe的漏极连接所述电容C2的正极和所述PMOS管P4的漏极。

4.一种高电源抑制比、低功耗基准电压产生电路，其特征在于：包括一根据权利要求1-3任一项所述的基准电流产生电路、一负温度系数电压产生单元、N个正温度系数电压产生单元和N+1个PMOS管，N为正整数，所述第1个正温度系数电压产生单元的输出端作为所述基准电压产生电路的输出端，所述第1个正温度系数电压产生单元的一端串联所述第1个PMOS管连接到电源VDD，所述第1个正温度系数电压产生单元的另一端连接所述第2个正温度系数电压产生单元的输出端，以此类推，所述第N个正温度系数电压产生单元的一端串联所述第N个PMOS管连接到电源VDD，所述第N个正温度系数电压产生单元的另一端连接所述负温度系数电压产生单元的输出端，所述N+1个PMOS管的栅极都连接到所述第N+1个PMOS管的漏极以及所述基准电流产生电路的电源端，所述基准电流产生电路的输出端接地。

5.根据权利要求4所述的高电源抑制比、低功耗基准电压产生电路，其特征在于：所述正温度系数电压产生单元包括NMOS管M1和NMOS管M2，所述NMOS管M1的漏极作为所述正温度系数电压产生单元的一端并连接所述NMOS管M1和NMOS管M2的栅极，所述NMOS管M1的源极作为所述正温度系数电压产生单元的输出端并连接所述NMOS管M2的漏极，所述NMOS管M2的源极作为所述正温度系数电压产生单元的另一端。

6.根据权利要求4所述的高电源抑制比、低功耗基准电压产生电路，其特征在于：所述负温度系数电压产生单元包括一NMOS管M3，所述NMOS管M3的漏极作为所述负温度系数电压产生单元的输出端并连接所述NMOS管M3的栅极，所述NMOS管M3的源极连接到地。