[实用新型]一种三维量子阱结构光电裸芯片

说明书

技术领域

本实用新型属于一种量子阱结构光电裸芯片，特别涉及一种三维量子阱结构光电裸芯片。

背景技术

LED裸芯片、激光裸芯片、太阳能电池裸芯片是使用非常广泛的光电裸芯片，现有的LED裸芯片、激光裸芯片、太阳能电池裸芯片等光电裸芯片主要是由n型层、量子阱层、p型层组成的，各层通常为平面结构，该种结构的工作面积由衬底面积决定，要增大工作面积就必须增大衬底面积，这使得在不增加衬底面积情况下工作面积得不到较大提高，工作面积与衬底面积之比较低，从而限制了量子转换效率。

2012年的美国专利(US8294163B2)“用于III族氮化物薄膜异质外延生长的图形化衬底”提出一种三维量子阱结构光电裸芯片，采用局部外延形成斜面来增大工作面积，但该结构增大工作面积有限。为了防止应力和晶格不匹配，该专利采用掩膜保护下外延生长方法，工艺复杂，成本高。

发明内容

本实用新型提供一种三维量子阱结构光电裸芯片，解决现有三维量子阱结构光电裸芯片工作面积有限、工艺复杂、成本高的问题。

本实用新型所提供的一种三维量子阱结构光电裸芯片，自下而上包括：衬底层、缓冲层、n型层、量子阱层、p型层，其特征在于：

所述衬底层、缓冲层、n型层、量子阱层和p型层表面形状走向一致，均为均匀分布的凸台阵列或者均匀分布的凹槽阵列，或者均匀分布的相间的凸台和凹槽所构成的阵列。

所述的三维量子阱结构光电裸芯片，其特征在于：

所述凸台为圆柱形或多边柱形，高度为10纳米～1毫米；所述凹槽为圆孔形或多边孔形，深度为10纳米～1毫米。

所述的三维量子阱结构光电裸芯片，其特征在于：

所述缓冲层为应力小于50MPa的氮化物材料，包括氮化硅、氮化铝、氮化镓、铝镓氮。

本实用新型的制备工艺，包括下述步骤：

(1)在衬底层上通过干法刻蚀或湿法腐蚀形成均匀分布的凸台阵列或者均匀分布的凹槽阵列，或者均匀分布的相间的凸台和凹槽所构成的阵列；

(2)在衬底层上依次沉积缓冲层、n型层、量子阱层、p型层。

本实用新型在衬底层上采用刻蚀形成均匀分布的凸台阵列或者均匀分布的凹槽阵列，或者均匀分布的相间的凸台和凹槽所构成的阵列，增大了衬底层工作面积，在其上直接生长一层缓冲层来进行应力与晶格匹配，克服了工作面积与衬底面积之比较低所带来的量子转换效率低的问题；本实用新型工艺简单、成本低，工作面积与衬底面积之比较高，量子转换效率高。

附图说明

图1为本实用新型实施例1的截面示意图；

图2为本实用新型实施例2外型示意图；

图3为本实用新型实施例3外型示意图；

图4为本实用新型实施例4外型示意图。

具体实施方式

下面结合实施例和附图对本实用新型进一步说明：

实施例1，如图1所示，自下而上包括：衬底层1、缓冲层2、n型层3、量子阱层4、p型层5，所述衬底层1、缓冲层2、n型层3、量子阱层4和p型层5表面形状走向一致，均为均匀分布的相间的凸台和凹槽所构成的阵列；

(1)在衬底上通过干法刻蚀形成均匀分布的相间的凸台和凹槽所构成的阵列，凸台高度50微米，形状为三边柱形，凹槽深度80微米，形状为圆柱形；

(2)在凸凹衬底上依次沉积低应力氮化物缓冲层、n型层、量子阱层、p型层，该n型层、量子阱层、p型层等层也是凸凹的。

衬底层1材料为硅、厚度为500微米，n型层3材料为掺硅的氮化镓、厚度为2微米，量子阱层4材料为铟镓氮、厚度为2纳米，p型层5材料为掺镁的氮化镓、厚度为200纳米。

所述缓冲层为氮化硅，厚度为30纳米。

实施例2，如图2所示：

(1)在衬底上通过干法腐蚀形成均匀分布的垂直的凸台阵列，凸台高度500微米，形状为四边柱形；

(2)在凸衬底上依次沉积低应力氮化物缓冲层、n型层、量子阱层、p型层，该n型层、量子阱层、p型层等层也是凸的。

衬底层1材料为硅、厚度为500微米，n型层3材料为掺硅的氮化镓、厚度为2微米，量子阱层4材料为铟镓氮、厚度为2纳米，p型层5材料为掺镁的氮化镓、厚度为200纳米。

所述缓冲层为氮化铝，厚度为30纳米。

实施例3，如图3所示：

(1)在衬底上通过干法腐蚀形成均匀分布的垂直的凹槽阵列，凹槽深度50微米，形状为圆孔形；

(2)在凹衬底上依次沉积低应力氮化物缓冲层、n型层、量子阱层、p型层，该n型层、量子阱层、p型层等层也是凹的。