[实用新型]基于CPCI总线的高频地波雷达数据采集和处理装置有效
| 申请号: | 201320118589.6 | 申请日: | 2013-03-15 |
| 公开(公告)号: | CN203133273U | 公开(公告)日: | 2013-08-14 |
| 发明(设计)人: | 万显荣;方亮 | 申请(专利权)人: | 武汉大学 |
| 主分类号: | G01S7/03 | 分类号: | G01S7/03 |
| 代理公司: | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人: | 鲁力 |
| 地址: | 430072 湖*** | 国省代码: | 湖北;42 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 cpci 总线 高频 地波 雷达 数据 采集 处理 装置 | ||
技术领域
本实用新型涉及雷达数字接收机领域,尤其涉及一种基于CPCI总线的高频地波雷达数据采集和处理装置。
背景技术
高频地波雷达是一种可以连续监测大面积海域的海洋遥感设备。它利用垂直极化高频电磁波沿高导电海水表面绕射传播时能量衰减较小的特性,实现对海洋环境状态(如风、浪、流等海洋动力学参数)、海上低速移动硬目标等的监视和定位。与其他海洋探测设备相比,高频地波雷达用于海洋环境监测具有明显的优势:覆盖范围大、探测精度高、造价适度、运行费用低廉、实时性好、不受天气及海洋气象条件的影响、可以全天候工作,并能探测到视距之外的海域,是现有海洋遥感设备不可替代的关键技术,被认为是最理想的EEZ监测设备。
一台高频地波雷达系统,包括发射机、接收机、频率合成器等。其中雷达接收机是该系统的核心部件之一,它的主要功能是对接收到的回波信号进行放大、滤波、变频以及其他数字化处理,同时抑制来自外部的各种干扰、杂波以及系统内部噪声,得到尽可能多的目标信息,用于进一步的信号处理和数据处理。因此,雷达接收机性能的好坏直接决定了系统目标参数提取的精度。
传统高频地波雷达接收机大多数采用中频采样结构,即雷达天线接收的回波信号经过模拟前端进行一次或一次以上变频,将射频信号变为中频信号,在中频段进行带通采样和数字信号处理。这种结构虽然对数字中频接收机的ADC采样速率的要求不高,但是由于模拟前端要进行多次变频,因此使得整个接收机系统结构比较复杂,同时增加了系统内部噪声。
随着电子技术的飞速发展和不断进步,高速宽带ADC、数字下变频器和高性能数字信号处理器的出现,使得利用软件无线电构建一个通用硬件平台得以实现。将宽带A/D尽可能靠近射频天线, 以便将接收到的模拟信号尽可能早的数字化, 尽量通过软件来实现接收机的各种功能,使接收机更灵活、抗干扰性更强,得到更多回波信息,提高雷达性能。
发明内容
为了利用软件无线电构建一个通用硬件平台,本实用新型提出了一种基于CPCI总线的高频地波雷达数据采集和处理装置。该装置采用射频直接采样,实现多通道数据实时、灵活处理。
为达到上述目的,本实用新型采用如下技术方案:
一种基于CPCI总线的高频地波雷达数据采集和处理装置,其特征在于,所述装置包括:包含有四个高分辨率、低抖动ADC模块的模数转换电路;包含有一个大规模FPGA芯片和一个可编程的数字下变频器PDC模块的数字下变频电路;包含有四个DDR2模块的数据缓存电路;包含有一个DSP芯片且用于实现参数配置和雷达信号处理的主控电路;包含有CPLD配置模块且用于实现FPGA程序加载的配置电路;包括有PCI桥接芯片的PCI接口电路;所述模数转换电路、主控电路、数据缓存电路和PCI接口电路均与数字下变频电路相连,配置电路与数字下变频电路和PCI接口电路均相连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,所述装置包括二组模数转换电路、数字下变频电路、数据缓存电路和主控电路;所述二组数字下变频电路和主控电路均互连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,二组模数转换电路包括八片ADC模块,八片ADC模块的采样输出端同时与FPGA芯片和数字下变频器PDC模块相连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,二组数字下变频电路包括二片FPGA芯片和二片数字下变频器PDC模块,FPGA芯片内部包括AD数据锁存模块、数字下变频模块、ISL5216接口模块、DDR2接口模块、数据选择模块、DSP接口模块、PCI接口模块;数字下变频器PDC模块与AD数据锁存模块相连,每组的数字下变频器PDC模块输出端与该组的FPGA芯片相连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,二组数据缓存电路包括八片DDR2模块,每四片DDR2模块组成32位数据总线的4Gbit数据缓存,每组中的四片DDR2模块的地址、数据和控制总线与该组的FPGA芯片相连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,二组主控电路包括二片DSP芯片,每组DSP芯片的地址、数据和控制信号与该组的FPGA芯片相连,同时每组DSP芯片的数据总线通过数据缓冲与该组的数字下变频器PDC模块相连。
在上述的基于CPCI总线的高频地波雷达数据采集和处理装置,所述配置电路包括CPLD配置模块,该芯片包括FPP配置单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉大学,未经武汉大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320118589.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:差速回转驱动装置
- 下一篇:一种全断面采用同一级配的碾压混凝土拱坝





