[实用新型]基于CPCI总线的高频地波雷达数据采集和处理装置

权利要求书

1.一种基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述装置包括：包含有四个高分辨率、低抖动ADC模块的模数转换电路；包含有一个大规模FPGA芯片和一个可编程的数字下变频器PDC模块的数字下变频电路；包含有四个DDR2模块的数据缓存电路；包含有一个DSP芯片且用于实现参数配置和雷达信号处理的主控电路；包含有CPLD配置模块且用于实现FPGA程序加载的配置电路；包括有PCI桥接芯片的PCI接口电路；所述模数转换电路、主控电路、数据缓存电路和PCI接口电路均与数字下变频电路相连，配置电路与数字下变频电路和PCI接口电路均相连。

2.根据权利要求1所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述装置包括二组模数转换电路、数字下变频电路、数据缓存电路和主控电路；所述二组数字下变频电路和主控电路均互连。

3.根据权利要求2所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，二组模数转换电路包括八片ADC模块，八片ADC模块的采样输出端同时与FPGA芯片和数字下变频器PDC模块相连。

4.根据权利要求3所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，二组数字下变频电路包括二片FPGA芯片和二片数字下变频器PDC模块，FPGA芯片内部包括AD数据锁存模块、数字下变频模块、ISL5216接口模块、DDR2接口模块、数据选择模块、DSP接口模块、PCI接口模块；数字下变频器PDC模块与AD数据锁存模块相连，每组的数字下变频器PDC模块输出端与该组的FPGA芯片相连。

5.根据权利要求4所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，二组数据缓存电路包括八片DDR2模块，每四片DDR2模块组成32位数据总线的4Gbit数据缓存，每组中的四片DDR2模块的地址、数据和控制总线与该组的FPGA芯片相连。

6.根据权利要求4所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，二组主控电路包括二片DSP芯片，每组DSP芯片的地址、数据和控制信号与该组的FPGA芯片相连，同时每组DSP芯片的数据总线通过数据缓冲与该组的数字下变频器PDC模块相连。

7.根据权利要求2所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述配置电路包括CPLD配置模块，该芯片包括FPP配置单元。

8.根据权利要求2所述的基于CPCI总线的高频地波雷达数据采集和处理装置，其特征在于，所述PCI接口电路包括PCI桥接芯片，该PCI桥接芯片的PCI端口与CPCI总线相连，PCI桥接芯片的LOCAL端口与FPGA芯片和CPLD配置模块均相连。