[实用新型]半导体器件

说明书

技术领域

本实用新型涉及一种半导体器件，并且更特别地涉及半导体器件的接触。 

背景技术

定义高压功率MOSFET的性能的一个关键参数是对限定的阻断电压的良好的导通电阻(Rds(on))。用于实现低Rds(on)的现有解决方法是所谓的场板MOSFET。 

为了改善Rds(on) x A，尽可能地最小化所有几何尺寸以允许大单元密度是十分关键的。 

首先，希望尽可能地最小化相邻沟槽之间的台面区宽度以允许台面区的更高掺杂并且提高沟道密度。然而，必须实现到源区和体区的接触对此构成限制。此接触需要最小的空间并且还将遭受或由于光刻步骤或由于在自调节接触情况下的层厚度的变化而导致的定位容差。因此，台面不能够像想要的那样缩小很多。 

其次，希望最小化场板的宽度。然而，这导致在接触通常由高掺杂多晶硅层形成的场板方面的问题。由于场板的宽度小且由于所需最小接触孔宽度，现在接触仅通过接触的正面和背面以及底部形成，因为接触的侧壁接触场氧化物。不幸的是，接触孔的底面明显不贡献于低接触电阻，该接触电阻通常由非掩模p+接触注入导致，该非掩模p+接触注入还减小源极多晶硅中的n+掺杂密度。然而，因为场板负责横向补偿台面掺杂，到场板的低电阻接触是必须的。在快速瞬时现象和增加的接触电阻的情况中，可能出现场板的充电占用太多的时间。这将导致局部雪崩事件和增加的开关损耗。 

应当理解的是，在IGBT的情形下，使用VCEsat (集电极-发射极饱和电压)，而不是RDS(on)。在IGBT中，没有体二极管传导，可是，只要由于载流子注入而使器件导通，就会生成存储电荷。结果，VCEsat必须相对开关损耗进行平衡。传导损耗对开关损耗/开关速度的优化与IGBT导通状态的垂直载流子分布相关。该分布的控制和优化，需要在有源栅之间保留有小的台面区，这会导致和MOSFET中同样的接触问题。在IGBT中，接触电阻的限制与上面描述的MOSFET非常类似，可是它会影响栅电极而不是通常不存在的场板（栅极的宽度也可以被最小化，这会导致同样的问题）。 

实用新型内容

本实用新型的目的是解决上述问题中的一个或多个。 

根据本实用新型的一个方面，通过减小节距优化双多晶硅沟槽MOSFET的RON×A。为了减小节距，台面宽度和沟槽宽度可以缩小。 

在一个方面中，本实用新型提供一种半导体器件，包含： 

位于沟槽中的场板；

相邻沟槽之间第一导电型的源区；

相邻沟槽之间源区下方的第二导电型的体区；

电介质层上的互连层，其中互连层经由电介质层中的至少两个接触孔电连接到同一场板，

其中所述源区和/或体区比体区下面相邻沟槽之间的台面漂移区宽。

优选地，所述半导体器件进一步包含沟槽中的栅电极。 

优选地，所述半导体器件进一步包含沟槽绝缘结构，其将场板与栅电极彼此绝缘并且将场板和栅电极与体区和源区绝缘。 

优选地，所述绝缘结构的部分在体区下面延伸。 

优选地，所述源区和/或体区至少比台面漂移区宽沟槽侧壁上的沟槽绝缘结构的平均宽度的75％。 

优选地，所述源区和/或体区比台面漂移区宽不超过沟槽侧壁上的沟槽绝缘结构的平均宽度的100%。 

优选地，所述沟槽的下部比台面漂移区宽。 

优选地，所述半导体器件进一步包含用于接触场板的凹槽接触。 

优选地，所述凹槽接触具有至少与场板一样宽的宽度。 

在另一方面，本实用新型提供一种半导体器件，包含： 

位于沟槽中的栅电极；

相邻沟槽之间的台面区；

电介质层上的互连层，其中互连层经由电介质层中的至少两个接触孔电连接到同一栅电极，

其中所述台面区上部比下部宽。

优选地，所述半导体器件进一步包含沟槽侧壁上用于将栅电极与台面区绝缘的沟槽绝缘结构。 

优选地，所述台面区上部比下部宽至少沟槽绝缘结构的平均宽度的75％。 

优选地，所述台面区上部比下部宽不超过沟槽绝缘结构的平均宽度的100%。 

优选地，所述半导体器件进一步包含用于接触栅电极的凹槽接触。 

优选地，所述凹槽接触具有至少与栅电极一样宽的宽度。 

优选地，所述半导体器件进一步包含源区和体区。 

优选地，所述半导体器件是IGBT。 

附图说明

图1是常规场板MOSFET的一部分的截面图。 

图2是常规场板MOSFET的另一部分的截面图。