[实用新型]一种半导体器件

说明书

技术领域

本实用新型涉及半导体器件制造领域，特别涉及一种半导体器件。

背景技术

现如今,低压功率晶体管经常被实现为双多沟槽晶体管,其在沟槽内具有位于栅电极下方的保护电极。对于各种应用例如直流/直流转换器,存在增加功率晶体管转换速度的趋势。因此，使此类器件的电容最小化是很重要的，尤其是栅漏电容C_GD 限制了转换损失。C_GD 由晶体管单元的栅-漏重叠控制，该晶体管单元是形成所述单元区域的基本部分。为了使单元场中的栅电极与栅极焊盘相连接，提供一典型地环绕所述单元场的栅极条。并且，栅极指能够将单元区域化分成不同的部分来缩短沟槽中栅电流的路径，进而减小栅极电阻。 然而，栅极条和栅极指覆盖所述n-epi层，该n-epi层也形成了所述晶体管单元的漂移区并且典型地通过n型高掺杂的衬底连接到漏电极。因此，栅极条，栅极指和栅极焊盘增加了额外的电容C_GD，其必须被最小化。

在专利文献CN1445861A中，如图1所示，多晶硅场板11填充了终止区中的整个沟槽并且延伸至表面17，在那里连接到源极金属21。所述表面上的该场板也被提供在栅极条（指和焊盘）20或栅连接多晶硅14的下方并且由于栅连接多晶硅14位于源极电势上而将其与漏极电势屏蔽开。

然而，多晶硅层17和14 在所述表面上提供额外的外形，这需要较厚的绝缘体19并且降低了对硅接触的准确度。另外，每个多晶硅层都需要一层额外的掩模，这导致额外的成本。

实用新型内容

为了避免这些缺陷，本实用新型提供一种半导体器件,该器件包括:半导体本体;所述半导体本体中的单元区域和环绕所述单元区域的边缘区域，其中所述单元区域包括至少一个沟槽场效应晶体管结构，该沟槽场效应晶体管结构包括与所述半导体本体的第一表面邻接的漏极区，具有第一导电类型的漂移区，与所述半导体本体的第二表面邻接的具有所述第一导电类型的源极区，形成在所述源极区与所述漂移区之间的具有与所述第一导电类型互补的第二导电类型的本体区, 延伸穿过所述源极区与所述本体区并进入所述漂移区的沟槽, 其中所述沟槽包括与所述半导体本体绝缘的第一栅极区；位于所述半导体本体的第二表面上的层间介电层；形成在所述边缘区域上并且与所述第一栅极区电连接的栅极条；插塞金属，其中所述插塞金属延伸穿过所述层间介电层中的接触孔并且电连接源极金属和所述源极区及本体区；并且其中所述插塞金属沿着所述层间介电层延伸进入所述边缘区域，所述插塞金属的至少一部分被配置成位于所述栅极条和所述漏极区之间用于屏蔽并且被配置成通过绝缘层与所述栅极条绝缘。

在一个实施例中，所述单元区域的沟槽进一步包括形成在所述第一栅极区下方并与所述第一栅极区和所述半导体本体电绝缘的第一场板。

在另一个实施例中，所述第一场板电连接到所述源极金属。

在另一个实施例中，所述边缘区域进一步包括自所述第二表面延伸并进入到所述半导体本体的终止沟槽，其中所述终止沟槽包括与所述半导体本体绝缘的并通过屏蔽金属与所述栅极条电连接的第二栅极区。

在另一个实施例中，所述终止沟槽进一步包括形成在所述第二栅极区下方并与所述第二栅极区和所述半导体本体电绝缘的第二场板。

在另一个实施例中，所述第二场板电连接到所述源极金属。

在另一个实施例中，所述插塞金属包括金属层和其下方的阻挡层。

在另一个实施例中，至少沿着所述层间介电层的插塞金属的厚度小于200nm。

在另一个实施例中，至少沿着所述层间介电层的插塞金属的厚度小于100nm。

在另一个实施例中，所述源极金属由多于一个层构成。

在另一个实施例中，所述源极金属由厚度为200nm 至5μm的铝层和其上的厚度为1μm至100μm的铜层构成。

在另一个实施例中，所述栅极条由多于一个层构成。

在另一个实施例中，所述栅极条由厚度为200nm 至5μm的铝层和其上的厚度为1μm至100μm的铜层构成。

在另一个实施例中，所述漏极区具有第一导电类型，由此所述半导体器件构成MOSFET。

在另一个实施例中，所述漏极区具有第二导电类型，由此所述半导体器件构成IGBT。

附图说明

以下参照附图来举例说明。附图用于说明基本原理，因此仅就用于理解基本原理的方面予以说明。所述附图并非按比例绘制。在附图中，相同的附图标记表示相同的特征。

图1为依据现有技术的半导体器件。