[实用新型]半导体器件

说明书

技术领域

本实用新型涉及半导体器件领域，具体地说，涉及具有超短沟道和非常窄的半导体台面的半导体器件。

背景技术

随着超大规模集成电路（VLSIC）的尺寸不断减小以及集成度越来越高，所需要的供电电源的电压也随之越来越低，而电流却不断增大。在功率半导体器件中，MOSFET（金属氧化物半导体场效应晶体管）因其具有优良的开关特性而广泛应用于电源、消费类电子产品、通信装置、汽车电子及工业控制等领域。

影响功率MOSFET的开关特性（尤其是开关速度）的关键因素主要是导通电阻（即通态电阻）和栅极等效电容（Cg）。一个理想的功率MOSFET要求从导通到截止或截止到导通的转换时的零延迟和零功耗，因此导通电阻和栅极等效电容Cg要尽可能的小，从而能够减少充放电时间和降低开关功率损耗。

为了降低功率MOSFET的导通电阻，已经提出了很多种结构，例如横向双扩散MOSFET（Lateral Double-Diffused MOSFET）、沟槽MOSFET、垂直双扩散MOSFET（Vertical Double-diffused MOSFET）等。与常规的功率MOSFET相比，沟槽MOSFET有助于将导通电阻值大大降低。通常，沟槽MOSFET的导通电阻由接触电极电阻、沟道电阻、台面电阻、台面下面的外延层的电阻、衬底电阻、金属层电阻以及封装电阻等构成。可以通过降低沟道电阻来降低导通电阻。当前功率MOSFET发展的一个重要趋势就是把单个单元的面积越做越小，单元的密度越做越高，其原因就是为了降低沟道电阻。垂直型沟槽MOSFET的电流在栅极下横向流过沟道，其电阻的大小和通过沟道时的截面有关，而这个截面随器件内的单元周界的增长而增大。当单元密度增大时，在一定面积内，围绕着所有单元的总周界长度也迅速扩大，从而使得沟道电阻得以下降。垂直型沟槽MOSFET结构的沟道是纵向的，所以其占有面积比横向沟道小，从而可以进一步增加单元密度，降低沟道电阻。为了尽可能地降低导通电阻，最好是将沟槽之间的台面区域尽可能地最小化以允许台面区域的较高掺杂并提高沟道密度。然而，由于必须要形成到源区和体区的接触并且该接触需要最小的空间等等因素，使得所述台面区域不能按照所希望的那样被缩小。

栅极等效电容Cg包括米勒电容Cgd、栅源间电容Cgs和漏源间电容Cds等，输入电容Ciss由Cgs和Cgd构成。垂直MOSFET常常用在频率较高的场合，而开关损耗在频率提高时越来越占主要位置。通过降低栅极等效电容Cg可以有效地降低开关损耗。为了降低栅极等效电容，可以增加氧化层的厚度，另外还可以减小栅极的面积。缩小单元面积以增加单元密度从单个单元来看似乎可以缩小栅极层的宽度，但从整体来讲，其总的栅极覆盖面积实际上是增加的。从这一点来看，增加单元密度和减小电容存在一定的矛盾。

因此，为了满足对更大电流的需求同时获得更好的开关特性，仍需要开发出具有降低的导通电阻和栅极等效电容的改进的功率MOSFET。

实用新型内容

本实用新型的目的在于提供至少一种方案来解决上述问题。

根据本实用新型的一个方面，提供一种半导体器件，该半导体器件包括：

第一导电类型的第一区；

位于所述第一区之上的第二导电类型的第二区；

位于所述第二区之上的第一导电类型的第三区；以及

从所述第三区的上表面嵌入在所述第三区、所述第二区、所述第一区中的多个沟槽，所述多个沟槽彼此间隔开，并且每个沟槽的底表面位于所述第一区中，

其特征在于，相邻沟槽之间的半导体台面的宽度<400 nm，并且沟道形成在所述第一导电类型的第一区和所述第一导电类型的第三区之间，所述沟道的长度<300 nm。

另外，该半导体器件还包括位于所述沟槽中的栅电极。优选地，该栅电极的长度<350 nm。

可选地，该半导体器件还包括位于所述沟槽中并在所述栅电极和所述沟槽的底部之间延伸的源电极。

此外，该半导体器件还包括位于所述半导体台面上的用于第二区的接触的接触凹槽。在这种情况下，该半导体器件是NMOSFET，所述第一导电类型是n型并且所述第二导电类型是p型，该NMOSFET还包括位于所述第一区下面的第一导电类型的第四区，并且所述第一到第四区分别是：漂移区、体区、源区和漏区。

优选地，该半导体器件是IGBT（绝缘栅双极晶体管），该IGBT还包括位于所述第一区下面的第二导电类型的第四区，并且所述第一到第四区分别是：漂移区、基极区、发射极区和集电极区。