[发明专利]半导体封装及其形成方法

说明书

技术领域

本发明一般地涉及半导体器件，且更具体地涉及半导体封装及其形成方法。

背景技术

半导体器件用于很多电子和其他应用中。半导体器件包含集成电路或分立器件，其通过下述形成于半导体晶片上：在半导体晶片上沉积多种类型的薄膜材料，并图案化薄膜材料以形成集成电路。

半导体器件被典型地封装在陶瓷体或塑性体内以免受物理性损坏和腐蚀。封装也支撑连接到器件所需的电接触。很多不同类型的封装是可用的，取决于将被封装的芯片的类型和预期用途。典型的封装，例如，封装的尺寸、引脚数量，可以遵从比如来自电子器件工程联合委员会(JEDEC)的开放式标准。封装也可以被称为半导体器件组装或简单地称为组装。

由于将多种电连接连接到外部衬垫上同时保护这些电连接和下层芯片的复杂性，封装可能是一个成本集约的过程。

发明内容

根据本发明的一个实施例，一种半导体封装包含管芯板(die paddle)，以及布置在管芯板周围的密封剂。该半导体封装具有第一侧壁和第二侧壁。第二侧壁垂直于第一侧壁。第一侧壁和第二侧壁限定角落区域。连接杆(tie bar)布置在密封剂内。该连接杆耦合管芯板并延伸离开管芯板。伪引线布置在角落区域内。该伪引线并不电耦合到半导体封装内的另一个导电元件。伪引线和连接杆之间的距离小于连接杆和半导体封装内的其他引线或其他连接杆之间的最短距离。

根据本发明的替代实施例，一种半导体封装包含封装体，其具有第一侧壁和第二侧壁。第二侧壁垂直于第一侧壁。第一侧壁和第二侧壁限定边缘。多个引线沿第一侧壁布置。每个引线电耦合到半导体封装内的另一个元件。导体布置为最接近于封装体内的边缘，该导体不耦合到半导体封装内的另一个导电元件。多个引线中的每一个引线和多个引线中的另一个引线间隔开了最小爬电距离。导体和多个引线中的引线之间的距离小于该爬电距离。

根据本发明的替代实施例，一种引线框包含框架，其具有开口和布置在开口内的管芯板。管芯板被配置来安装多个管芯。多个引线沿管芯板的一侧排列。多个引线延伸离开管芯板。连接杆将管芯板连接到框架。伪引线被布置在角落区域内。每个引线和连接杆之间的最小爬电距离大于伪引线和连接杆之间的距离。

附图说明

为了更完整地理解本发明及其优势，现在参考下面结合附图进行的描述，其中：

图1，其包括图1A-1C，示出了根据本发明的实施例的半导体封装，其中图1A示出了平面图，图1B示出了剖面图，且图1C示出了底视图；

图2，其包括图2A-2E，示出了根据本发明的实施例的功率半导体封装，其中图2A示出了平面图，图2B和2C示出了剖面图，图2D示出了底视图，以及图2E示出了功率半导体封装的原理电路图；

图3，其包括图3A-3B，示出了半导体封装的替代实施例，其中图3A示出了多芯片模块的不同配置，示出具有不同的尺寸和形状的多个伪引线，其中图3B示出了替代实施例，示出伪引线相对于功能引线的放置；

图4示出了根据本发明的实施例的安装在电路板上的半导体封装；

图5，其包括图5A和5B，示出了制造阶段期间的半导体封装，其中图5A示出了剖面图且图5B示出了顶视图；

图6，其包括6A和6B，示出了将管芯附着到引线框之后的随后制造阶段期间的半导体封装，其中图6A示出了剖面图而图6B示出了顶视图；

图7，其包括7A和7B，示出了根据本发明的实施例的形成互连之后的随后制造阶段期间的半导体封装，其中图7A示出了剖面图而图7B示出了顶视图；

图8示出了根据本发明的实施例的形成封装体之后的随后制造阶段期间的半导体封装；

图9，其包括9A-9C，示出了使用不同伪引线的半导体封装的替代实施例，其中图9A示出了剖面图而图9B和图9C示出了替代的顶视图；

图10示出了根据本发明的实施例的使用替代伪引线的半导体封装；以及

图11示出了根据本发明的不同实施例的具有多个伪引线的引线框架带。

不同附图中的相应数字和标记一般指的是相应的部分，除非另作说明。附图被绘制以清晰说明实施例的相关方面，并且不一定按比例绘制。

具体实施方式

不同实施例的制作和使用在下文详细讨论。然而应当领会的是，本发明提供许多可适用的发明构思，其可在广泛的多种多样的特定情境下得以体现。讨论的特定实施例仅是说明制作和使用本发明的特定方法，并不限制本发明的范围。