[发明专利]低时钟能量双边沿触发的触发器电路

权利要求书

1.一种用于操作触发器电路的方法，包括：

当时钟信号确立时将所述触发器电路的子电路耦连到接地并将所述子电路从电源解耦，其中所述子电路配置为生成触发信号，所述触发信号包括第一对信号和第二对信号；

当所述时钟信号确立时评估由所述子电路所生成的所述第一对信号；

当所述时钟信号确立时维持所述第二对信号的电平；

当所述时钟信号确立时，基于所述触发信号使输出信号跃迁以等于输入信号；以及

当所述时钟信号取非时，基于所述触发信号使所述输出信号跃迁以等于所述输入信号。

2.根据权利要求1所述的方法，其中所述第一对信号包括第一重置信号和第一设置信号，所述第二对信号包括第二重置信号和第二设置信号。

3.根据权利要求2所述的方法，其中当所述第一重置信号和所述第二重置信号确立时，所述输出信号被拉低。

4.根据权利要求2所述的方法，其中当所述第一设置信号和所述第二设置信号确立时，所述输出信号被拉高。

5.根据权利要求2所述的方法，其中当所述输出信号被拉低时，所述第一重置信号和所述第二重置信号被清除。

6.根据权利要求2所述的方法，其中当所述输出信号被拉高时，所述第一设置信号和所述第二设置信号被清除。

7.根据权利要求2所述的方法，其中当所述第一设置信号确立时，保持器电路配置为防止所述第二设置信号确立，直到所述时钟信号跃迁为止。

8.根据权利要求1所述的方法，进一步包括：

当所述时钟信号取非时，将所述子电路耦连到所述电源并将所述子电路从所述接地解耦；以及

当所述时钟信号取非时，评估由所述子电路所生成的所述第二对信号。

9.一种用于操作触发器电路的方法，包括：

当输入信号为高、输出信号为低、并且时钟信号取非时，生成第一设置信号；

当所述输入信号为高、所述输出信号为低、并且所述时钟信号确立时，生成第二设置信号；

当所述输入信号为低、所述输出信号为高、并且所述时钟信号取非时，生成第一重置信号；

当所述输入信号为低、所述输出信号为高、并且所述时钟信号确立时，生成第二重置信号；以及

当存在所述第一设置信号和所述第二设置信号确立或所述第一重置信号和所述第二重置信号确立两种情况之一时，使所述触发器电路的所述输出信号跃迁以等于所述输入信号。

10.根据权利要求9所述的方法，进一步包括当所述时钟信号确立时，将所述触发器电路的子电路耦连到接地并将所述子电路从电源解耦，其中所述子电路配置为生成所述第一设置信号、所述第一重置信号、所述第二设置信号以及所述第二重置信号。

11.根据权利要求9所述的方法，进一步包括当所述时钟信号取非时，将所述触发器电路的子电路从接地解耦并将所述子电路耦连到电源，其中所述子电路配置为生成所述第一设置信号、所述第一重置信号、所述第二设置信号以及所述第二重置信号。

12.根据权利要求9所述的方法，其中响应于所述时钟信号的下降沿以及响应于所述时钟信号的上升沿，基于所述第一设置信号、所述第二设置信号、所述第一重置信号和所述第二重置信号使所述触发器电路的所述输出信号跃迁。