[发明专利]电压调整器及其谐振栅驱动器

说明书

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种电压调整器及其谐振栅驱动器。

背景技术

动态电压频率调整（Dynamic voltage and frequency scaling，DVFS）是一种有效的降低功耗的技术。并且，随着芯片设计面积密度的上升，响应速度、片上集成性以及能源效率成为相应的电压调整器的三个重要特性。

在电压调整器的基本构造中，尤其是在片上高开关频率的系统中，大部分损耗来自于功率晶体管的寄生电容的损耗以及本体二极管的传导损耗。目前，已提出有效减小以上两种损耗的谐振栅驱动器（Resonant gate driver）的结构，即主要利用两个PMOS晶体管及其附属的二极管、两个NMOS晶体管及其附属的二极管和一个电感，来对两个功率晶体管进行开和关的控制。具体地，对功率晶体管的打开操作可以包括：对功率晶体管的寄生电容充电过程和电感放电过程。对功率晶体管的关闭操作可以包括：对功率晶体管的寄生电容放电过程和电感放电过程。

然而，如上所述，响应速度以及片上集成性也是电压调整器的重要特性。并且，一般来说，片上集成性越高，将要求响应速度越快。因此，还需要提高电压调整器的驱动器的响应速度。

发明内容

为了解决上述技术问题，根据本发明的一实施例，提供了一种谐振栅驱动器，用于驱动第一功率晶体管和第二功率晶体管，包括第一控制通路、第二控制通路以及电感，其中：所述第一控制通路的第一端与所述第二控制通路的第一端连接；所述第一控制通路的第二端经由所述电感与所述第二控制通路的第二端连接；所述第一控制通路的第三端与所述第一功率晶体管连接，所述第二控制通路的第三端与所述第二功率晶体管连接。

对于上述谐振栅驱动器，在一种可能的实现方式中，所述第一控制通路包括第一开关、第三开关以及第五开关，所述第二控制通路包括第二开关、第四开关以及第六开关，其中：所述第一开关的第一触点与所述第二开关的第一触点连接，所述第一开关的第二触点与所述第五开关的第二触点以及所述第三开关的第一触点连接；所述第二开关的第二触点与所述第六开关的第二触点以及所述第四开关的第一触点连接；所述第三开关的第二触点与所述第一功率晶体管连接；所述第四开关的第二触点与所述第二功率晶体管连接；所述第五开关的第一触点以及所述第六开关的第一触点接地；所述电感的一端与所述第一开关的第二触点连接，所述电感的另一端与所述第二开关的第二触点连接。

对于上述谐振栅驱动器，在一种可能的实现方式中，还包括电源，所述电源与所述第一开关的第一触点以及所述第二开关的第一触点连接。

对于上述谐振栅驱动器，在一种可能的实现方式中，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关均为半导体元件。

对于上述谐振栅驱动器，在一种可能的实现方式中，所述半导体元件为场效应晶体管，所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关的第一触点均为所述场效应晶体管的源极，所述所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关的第二触点均为所述场效应晶体管的漏极，所述所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关以及所述第六开关的控制端均为所述场效应晶体管的栅极。

对于上述谐振栅驱动器，在一种可能的实现方式中，所述第一开关、所述第二开关、所述第三开关、所述第四开关为PMOS晶体管，所述第五开关、所述第六开关为NMOS晶体管。

对于上述谐振栅驱动器，在一种可能的实现方式中，还包括第一本体二极管、第二本体二极管、第三本体二极管、第四本体二极管、第五本体二极管以及第六本体二极管，其中：所述第一本体二极管的正极与所述第一开关的第二触点连接，所述第一本体二极管的负极与所述第一开关的第一触点连接；所述第二本体二极管的正极与所述第二开关的第二触点连接，所述第二本体二极管的负极与所述第二开关的第一触点连接；所述第三本体二极管的正极与所述第三开关的第二触点连接，所述第三本体二极管的负极与所述第三开关的第一触点连接；所述第四本体二极管的正极与所述第四开关的第二触点连接，所述第四本体二极管的负极与所述第四开关的第一触点连接；所述第五本体二极管的正极与所述第五开关的第一触点连接，所述第五本体二极管的负极与所述第五开关的第二触点连接；所述第六本体二极管的正极与所述第六开关的第一触点连接，所述第六本体二极管的负极与所述第六开关的第二触点连接。