[发明专利]一种制作半导体器件的方法

说明书

本发明公开了一种制作半导体器件的方法，根据本发明的方法提出了在后高K/后金属栅极工艺中添加多次钝化处理工艺，以阻止PMOS区域和NMOS区域中的铝的扩散最终使形成的半导体器件结构与传统工艺形成的半导体器件结构相比具有良好的间隙填充边缘和较低金属栅极电阻，以提高半导体器件的整体性能，提高半导体器件的良品率。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种在后高K/后金属栅极技术中采用多次钝化处理工艺以防止铝扩散的方法。

背景技术

集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(MOS)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度(EOT)，例如缩小至约1.1nm。在后高K(high-k last，HK last process)技术中，为了到达较小的EOT的厚度，采用化学氧化物界面层(chemical oxide IL)代替热栅氧化物层(thermal gate oxide)。

在目前的后高K/后金属栅极(high-K&gate last)技术中，包括去除虚拟多晶硅栅极和栅极氧化层以形成栅极沟槽，在栅极沟槽中沉积形成界面氧化层和高K介电层，接着在栅极沟槽中高K介电层上沉积形成功函数金属层和金属电极层，然后采用化学机械研磨(CMP)去除多余的功函数金属层和金属电极层，以形成金属栅极。

如图1A-1C所示，为根据现有的技术制作后HK/后MG结构的半导体器件的横截面示意图，1A所示，采用刻蚀工艺去除位于半导体衬底100上NMOS区域和PMOS区域中的虚拟栅极和栅极介电层保留位于虚拟栅极结构两侧的间隙壁，以形成金属栅极沟槽，在金属栅极沟槽中依次沉积形成界面层101、高K介电层102、覆盖层103、阻挡层104和PMOS功函数金属层105。

如图1B所示，在半导体衬底上形成图案化的底部抗反射涂层和光刻胶层106，以露出NMOS区域覆盖PMOS区域；根据图案化的底部抗反射涂层和光刻胶层106去除NMOS区域中的PMOS的功函数金属层以露出阻挡层104，接着去除图案化所述底部抗反射涂层和光刻胶层106。

如图1C所示，在半导体衬底100上沉积形成NMOS功函数金属层108和金属电极层107。接着，采用化学机械研磨工艺去除掉多余的金属层以露出层间介电层，最后形成金属栅极。

然而，目前的后高K介电层/后金属栅极与前高K介电层/后金属栅极相比，在形成的金属栅极沟槽中沉积高K介电层和覆盖层之后，这将使栅极堆叠填充变的不容易实现，尤其对于较为先进的技术节点而言。另一方面，在双功函数金属栅极工艺中为了实现在半导体衬底中分别形成PMOS功函数金属层和NMOS功函数金属层，使得薄膜堆叠层和填充工艺变的非常的复杂。同时，在现有的后高K介电层/后金属栅极工艺中，NMOS功函数金属层的材料通常为TiAl或者铝，这样在NMOS功函数层中很容易发生铝原子扩散现象，较多的铝原子扩散将影响器件的电压(增加PMOS器件的电压和减小NMOS器件的电压)和影响器件的性能以及可靠性。

因此，需要一种新的半导体器件的制作方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。