[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件的制造方法。

背景技术

集成电路技术按摩尔定律持续发展，特征尺寸不断缩小，集成度不断提高，功能越来越强。目前，MOSFET（金属氧化物半导体场效应晶体管）的特征尺寸已进入亚50nm。伴随器件特征尺寸的不断减小，如果仍采用传统的氧化硅栅介质/多晶硅形成的栅堆叠，栅介质漏电会成指数规律急剧增加，多晶硅耗尽效应越来越严重，多晶硅电阻也会随之增大。

为了克服以上困难，工业界开始采用高k栅介质和金属栅电极（高k/金属栅结构）形成新型栅堆叠结构代替传统的栅堆叠。对于高k/金属栅结构的器件通常采用“先栅”制备工艺或“后栅”制备工艺。后栅制备工艺是先形成伪栅结构，在完成源/漏注入与激活工艺后，去掉伪栅结构，形成开口，然后重新淀积金属栅。这种后栅工艺的优点是金属栅电极在源/漏激活热退火工艺之后形成，避免了高温工艺对金属栅特性的影响，使器件获得很高的稳定性和一致性，有利于形成高性能的高k栅介质/金属栅半导体器件和电路，在现今小尺寸半导体器件制备工艺中被广泛采用。

然而，“后栅”制备工艺相对复杂，而集成电路中通常是N型半导体器件和P型半导体器件集成在一起的，而由于N型器件和P型器件的器件特性不同，在集成工艺中通常N型器件和P型器件采用不同的功函数金属层，以调节不同类型器件的功函数，这使得工艺集成的复杂度提高。

发明内容

本发明的目的旨在解决上述技术缺陷，提供一种半导体器件的制造方法，实现金属层功函数调整的均匀性。

为此，本发明提出了一种半导体器件的制造方法，包括：

提供衬底，所述衬底上形成倒梯形的伪栅结构；

移除伪栅结构，以形成倒梯形的开口；

在所述开口的内壁上依次形成高k栅介质层、金属层以及离子缓冲层；

进行离子注入，以使得注入离子分布在金属层和/或高k栅介质层；

去除离子缓冲层；

填满所述开口，以形成替代栅。

可选地，所述离子缓冲层的厚度为1-50nm，所述离子注入的能量为10-50keV。

可选地，倒梯形的腰与衬底表面的倾角范围在30°～60°。

可选地，注入角度变化范围为-30°～+30°。

此外，本发明还提供了应用上述方法进行期间集成的方法，包括步骤：

提供衬底，所述衬底上形成N型器件与P型器件，其中，N型器件与P型器件形成有倒梯形伪栅结构；

移除N型器件与P型器件的伪栅结构，以形成倒梯形开口；

在所述开口的内壁上依次形成高k栅介质、金属层和离子缓冲层；

掩盖P型器件，对N型器件进行N型离子注入，以使得注入离子分布在金属层和/或高k栅介质层；

掩盖N型器件，对P型器件进行P型离子注入，以使得注入离子分布在金属层和/或高k栅介质层；

去除离子缓冲层；

填满所述开口，以形成替代栅。

可选地，所述离子缓冲层的厚度为1-50nm，所述离子注入的能量为10-50keV。

可选地，倒梯形的腰与衬底表面的倾角范围在30°～60°。

可选地，所述离子注入为变角度离子注入。

可选地，注入角度变化范围为-30°～+30°。

本发明实施例提供的半导体器件的制造方法，在后栅工艺中，采用离子注入工艺改变金属栅结构中金属栅的功函数，满足器件对金属栅功函数的要求，工艺简单且易于调节功函数的大小。同时，倒梯形伪栅结构和变角度注入工艺相结合有利于保证注入离子在金属层或高k栅介质层中的均匀分布，从而保证金属层功函数调整的均匀性。另外，离子缓冲层的应用一方面可以控制注入离子在金属层或高k栅介质层的分布，另一方面有利于N型与P型半导体器件的集成。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1-图12示出了本发明实施例的单个半导体器件的各个形成阶段的截面示意图。

图13-图21示出了本发明实施例的N型半导体器件与P型半导体器件集成工艺中各个阶段的截面示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。