[发明专利]一种PDP逻辑板检测装置及检测方法

说明书

技术领域

本发明涉及一种PDP逻辑板检测装置及检测方法，特别是涉及一种适用于等离子显示器显示模组的PDP逻辑板检测装置及检测方法。

背景技术

目前等离子模组的逻辑板采用上屏检测其工作状态是否正常，由于逻辑板输入与输出的信号数量非常多、速度非常快、信号特性复杂等特点，存在检测效率低、检测周期长、不容易准确判断、容易损坏XY驱动电路和开关电源等问题。特别在批量生产过程中逻辑电路板的数量比较多时，逻辑电路的测试工作就显得异常重要。

发明内容

本发明要解决的技术问题是提供一种能够更快速、更准确判断逻辑板状态的PDP逻辑板检测装置及检测方法。

本发明采用的技术方案如下：一种PDP逻辑板检测装置，其特征在于：包括参考逻辑板、待测逻辑板、转接板和核心板；转接板连接于参考逻辑板和待测逻辑板之间；核心板分别与参考逻辑板和待测逻辑板相连。

作为优选，所述转接板包括信号接口保护装置。

基于上述检测装置的检测方法，具体方法为：转接板将参考逻辑板和待测逻辑板所有外部接口模拟正常工作状态进行连接，同时对待测信号进行分配；核心板提供相同的信号源给参考逻辑板和待测逻辑板，同时对两个板子正常工作需要的输入控制信号进行匹配，对输出信号进行对比测试。

作为优选，所述核心板对参考逻辑板和待测逻辑板进行对比测试的具体方法为：给XY驱动板和A板逻辑电平TTL信号，检测参考逻辑板和待测逻辑板的高电平的时间是否一致，是则表明待测逻辑板工作正常。

作为优选，检测参考逻辑板和待测逻辑板的高电平的时间是否一致的具体方法为：设定一个延迟时间阈值，用时钟触发对高电平进行计数，如果两路信号的计数器计数维持在所述设定的延迟时间阈值范围内，则表明两路高电平的时间一致。

作为优选，所述延迟时间阈值为100nS，所述时钟为80MHz高速时钟。

作为优选，所述核心板对参考逻辑板和待测逻辑板进行对比测试的具体方法为：采用RSDS信号检测方法：对CLK差分信号，比较参考逻辑板与待测逻辑板的时钟周期数量是否一致，一致则表明待测逻辑板工作正常；对RSDS DARA信号，进行先编码，恢复数据后，再对数据进行比较是否一致，一致则表明待测逻辑板工作正常。

作为优选，所述编码方法为，用CLK信号对DATA信号进行采样，得到二进制数字码流。

作为优选，采用RSDS信号检测方法的具体方法为：对CLK差分信号，比较参考逻辑板与待测逻辑板的128个时钟周期数量是否一致，一致则表明待测逻辑板工作正常；对参考逻辑板和检测逻辑板各编码128个时钟周期，得到两组128位的二进制码流，然后逐位对比两组码流，任何一位差异，即认为检测板异常。

与现有技术相比，本发明的有益效果是：大大提高了逻辑板生产调试的效率和准确性，其中检测时间由10秒钟缩短至4秒钟（从开机到判断完成的时间）；同时避免了误检测。

附图说明

图1为本发明其中一实施例的系统硬件结构原理示意图。

图2为本发明具体实施例一中采用的TTL信号检测方法原理示意图。

图3为本发明具体实施例二中采用的RSDS信号检测方法原理示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明采用逐一比较参考用逻辑板与待测试逻辑板各个管脚上数据信号特性在各种输入信号源激励下的表现是否相同，并把比较的结果送到上位机进行分析、判断，生成逻辑板各个信号工作状态以及逻辑板工作状态的报告。检测软件版本，逻辑电路板上每一个接插件上的各种高速逻辑控制信号、低速逻辑控制信号、LVDS信号、RSDS信号等都输出到检测板上，通过FPGA上的专用检测电路同步进行处理。

如图1所示，一种PDP逻辑板检测装置，其特征在于：包括参考逻辑板、待测逻辑板、转接板和核心板；转接板连接于参考逻辑板和待测逻辑板之间；核心板分别与参考逻辑板和待测逻辑板相连。

所述转接板包括信号接口保护装置。