[发明专利]一种PDP逻辑板检测装置及检测方法无效
申请号: | 201310727411.6 | 申请日: | 2013-12-25 |
公开(公告)号: | CN103698693A | 公开(公告)日: | 2014-04-02 |
发明(设计)人: | 党春杨;符赞宣;杨杰 | 申请(专利权)人: | 四川虹欧显示器件有限公司 |
主分类号: | G01R31/3177 | 分类号: | G01R31/3177 |
代理公司: | 成都九鼎天元知识产权代理有限公司 51214 | 代理人: | 詹永斌 |
地址: | 621000 四川省绵阳市*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 pdp 逻辑 检测 装置 方法 | ||
1.一种PDP逻辑板检测装置,其特征在于:包括参考逻辑板、待测逻辑板、转接板和核心板;转接板连接于参考逻辑板和待测逻辑板之间;核心板分别与参考逻辑板和待测逻辑板相连。
2.根据权利要求1所述的检测装置,其特征在于:所述转接板包括信号接口保护装置。
3.基于权利要求2所述检测装置的检测方法,具体方法为:转接板将参考逻辑板和待测逻辑板所有外部接口模拟正常工作状态进行连接,同时对待测信号进行分配;核心板提供相同的信号源给参考逻辑板和待测逻辑板,同时对两个板子正常工作需要的输入控制信号进行匹配,对输出信号进行对比测试。
4.根据权利要求3所述的检测方法,所述核心板对参考逻辑板和待测逻辑板进行对比测试的具体方法为:给XY驱动板和A板逻辑电平TTL信号,检测参考逻辑板和待测逻辑板的高电平的时间是否一致,是则表明待测逻辑板工作正常。
5.根据权利要求4所述的检测方法,检测参考逻辑板和待测逻辑板的高电平的时间是否一致的具体方法为:设定一个延迟时间阈值,用时钟触发对高电平进行计数,如果两路信号的计数器计数维持在所述设定的延迟时间阈值范围内,则表明两路高电平的时间一致。
6.根据权利要求5所述的检测方法,所述延迟时间阈值为100nS,所述时钟为80MHz高速时钟。
7.根据权利要求3所述的检测方法,所述核心板对参考逻辑板和待测逻辑板进行对比测试的具体方法为:采用RSDS信号检测方法:对CLK差分信号,比较参考逻辑板与待测逻辑板的时钟周期数量是否一致,一致则表明待测逻辑板工作正常;对RSDS DARA信号,进行先编码,恢复数据后,再对数据进行比较是否一致,一致则表明待测逻辑板工作正常。
8.根据权利要求7所述的检测方法,所述编码方法为,用CLK信号对DATA信号进行采样,得到二进制数字码流。
9.根据权利要求8所述的检测方法,采用RSDS信号检测方法的具体方法为:对CLK差分信号,比较参考逻辑板与待测逻辑板的128个时钟周期数量是否一致,一致则表明待测逻辑板工作正常;对参考逻辑板和检测逻辑板各编码128个时钟周期,得到两组128位的二进制码流,然后逐位对比两组码流,任何一位差异,即认为检测板异常。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川虹欧显示器件有限公司,未经四川虹欧显示器件有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310727411.6/1.html,转载请声明来源钻瓜专利网。