[发明专利]一种现场可编程逻辑阵列及串行数据接收转换方法

权利要求书

1.一种现场可编程逻辑阵列，与系统时钟源、N个模数转换器芯片相连，其特征在于，包括：

锁相回路、N个串并转换单元及控制单元；其中，所述锁相回路分别与所述系统时钟源、N个串并转换单元及控制单元相连，所述N个串并转换单元分别与所述N个模数转换器芯片对应相连，所述控制单元分别与所述N个模数转换器芯片及N个串并转换单元相连；

所述控制单元，用于接收外部输入的复位信号，生成并输出使所述N个模数转换器芯片输出位同步训练序列的第一控制信号，以及相位调整信号，并生成与所述位同步训练序列相同的位序列；

所述锁相回路，接收所述系统时钟源输出的输入时钟信号，并根据所述相位调整信号，对其某一路输出时钟相位进行单步增加或减少；

所述N个串并转换单元，分别根据所述位同步训练序列及输出时钟相位，生成并输出位调整状态下的并行数据至所述控制单元；

所述控制单元还用于根据所述位调整状态下的并行数据及位序列实现对所述锁相回路输出的N个输出时钟相位的位调整；然后生成并输出使所述N个模数转换器芯片输出字同步训练序列的第一控制信号，以及使所述N个串并转换单元逐一位移的使能信号，并生成与所述字同步训练序列相同的字序列，根据所述字序列与字调整状态下的并行数据实现对所述N个串并转换单元输出的并行数据的字调整；再输出使所述N个模数转换器芯片输出正常信号的第一控制信号；

所述N个串并转换单元还用于根据所述N个模数转换器芯片输出的正常信号及所述锁相回路输出的调整后的输出时钟相位，生成并输出正常工作状态下的并行数据。

2.根据权利要求1所述的现场可编程逻辑阵列，其特征在于，所述控制单元包括：

同步检测单元、工作时序控制单元和回路相位控制单元；其中，所述回路相位控制单元分别与所述工作时序控制单元及锁相回路相连，所述同步检测单元分别与所述工作时序控制单元及N个串并转换单元相连，所述工作时序控制单元与所述N个模数转换器芯片及N个串并转换单元相连；

所述工作时序控制单元，用于接收外部输入的复位信号，生成并输出使所述N个模数转换器芯片输出位同步训练序列的第一控制信号，以及第二控制信号，生成并输出与所述位同步训练序列相同的位序列；

所述回路相位控制单元，根据所述第二控制信号，生成并输出所述相位调整信号；

所述同步检测单元，对所述位调整状态下的并行数据及位序列进行比较，并输出位调整状态下的比较结果；

所述工作时序控制单元还用于根据所述位调整状态下的比较结果进行计数，完成所述计数后输出所述第二控制信号，控制所述回路相位控制单元完成对所述锁相回路某一路输出时钟相位的位调整；然后生成并输出使所述锁相回路另一路输出时钟相位进行位调整的第二控制信号，直至所述锁相回路的N个输出时钟相位均完成所述位调整；再生成并输出使所述N个模数转换器芯片输出字同步训练序列的第一控制信号，以及使所述N个串并转换单元逐一位移的使能信号，并生成与所述字同步训练序列相同的字序列；

所述同步检测单元还用于对字调整状态下的并行数据及所述字序列进行比较，并输出字调整状态下的比较结果；

直至所述字调整状态下的比较结果为相等时，所述工作时序控制单元根据所述比较结果停止输出所述使能信号，实现对所述N个串并转换单元输出的并行数据的字调整；再输出使所述N个模数转换器芯片输出正常信号的第一控制信号。

3.根据权利要求2所述的现场可编程逻辑阵列，其特征在于，所述工作时序控制单元根据所述比较结果进行计数，具体用于：

所述工作时序控制单元根据所述位调整状态下的并行数据及位序列的初始状态为不相等的比较结果，开始计数，并输出所述第二控制信号，控制所述回路相位控制单元使所述锁相回路处于位调整状态下的输出时钟相位单步增加，直至所述位调整状态下的并行数据及位序列再次不相等时完成计数。

4.根据权利要求2所述的现场可编程逻辑阵列，其特征在于，所述工作时序控制单元根据所述比较结果进行计数，具体用于：

所述工作时序控制单元根据所述位调整状态下的并行数据及位序列的初始状态为相等的比较结果，输出所述第二控制信号，控制所述回路相位控制单元使所述锁相回路处于位调整状态下的输出时钟相位单步减少，直至所述位调整状态下的并行数据及位序列不相等时，开始计数，并输出所述第二控制信号，控制所述回路相位控制单元使所述锁相回路处于位调整状态下的输出时钟相位单步增加，直至所述位调整状态下的并行数据及位序列再次不相等时完成计数。