[发明专利]一种任意波形发生器

说明书

本发明公开了一种任意波形发生器，其时钟单元用于产生系统时钟；DRAM存储器用于存储波形数据，控制单元用于接收采样率，波形产生单元用于根据波形数据产生数字波形，数模转换单元用于将数字波形转换成模拟波形后输出，波形产生单元包括预读取累加器、DRAM控制器、FIFO存储器和相位累加器，预读取累加器用于产生预读取累加值；DRAM控制器用于根据预读取累加值从DRAM存储器中取出波形数据；相位累加器用于根据采样率产生FIFO读使能信号，FIFO存储器用于存储波形数据，并根据FIFO读使能信号将波形数据送给数模转换单元。本发明所述任意波形发生器可以提高DRAM存储器的带宽利用率和输出波形的采样率分辨率。

技术领域

本发明涉及测试测量领域，特别涉及一种任意波形发生器。

背景技术

信号发生器作为一种信号源，因其能够产生不同频率、不同幅度的规则或者不规则的波形，在电子系统的测量、校验及维护中得到了广泛的应用。随着电子芯片集成化的发展，基于可编程逻辑阵列（FPGA）技术的信号发生器具备了丰富的功能，集函数发生器、任意波形发生器、脉冲发生器、谐波发生器、模拟/数字调制器、扫频发生器、猝发信号发生器等功能于一身。

其中，任意波形发生器用于满足任意波形的信号发生需求。参考图1，是现有技术中任意波形发生器1的结构图。时钟模块101给其它模块提供频率为Fs的工作时钟，在每个时钟周期中，内存地址控制单元102从波形存储器103中读出一个波形样点，送给数模转换单元（DAC）104完成数模转换并输出模拟波形。

由于动态随机存储器（DRAM）与静态随机存储器（SRAM）相比，结构简单，集成度、生成成本以及体积、容量等都具有优势，现有的波形存储器103多采用DRAM存储器来实现。但对于DRAM存储器，由于其内部结构是矩阵式的，类似一栋公寓楼，访问某个房间（地址单元）的流程为：先找到公寓楼的某个单元（Bank地址），再找到该单元的某个楼层（ROW地址），最后访问该楼层的某个房间（COLUMN地址），在单元、楼层、房间的访问过程中，还需要一定的等待时间（NOP时间）。所以，如果要访问不同楼层的不同房间，会额外消耗时间，也就导致DRAM存储器带宽利用率较低。也就是说如果内存地址控制单元102所产生的读地址不是单调递增或者单调递减时，带宽利用率会急剧下降（极端情况下小于10%）。

另外，现有技术中输出波形的频率完全取决于时钟频率Fs和波形存储器103中的波形样点数量。设波形样点数量为Len，则输出波形频率为：Fs/Len。所以如果想要改变波形的采样率，则需要通过修改时钟源频率或者波形长度来改变，前者需要重新配置时钟源内的锁相环，后者需要花费较长时间重新写入波形文件。而且在重置锁相环时会产生以下问题：1、锁相环的输出频率与参考时钟（固定频率的）之间的比值为M*N/Q，M、N、Q为整数，且取值范围有限，比值M*N/Q的精度较差，所以现有技术的采样率的频率分辨率较差；2、锁相环内部的压控振荡器（VCO）的频率范围是有限的，并且，在锁相环外围辅助元件参数固定的情况下，其输出频率的范围（最低频率、最高频率）也很有限，所以导致采样率的频率范围是受限的。

终上所述，现有技术中缺乏一种可以充分利用DRAM存储器的带宽，以及可以方便地改变输出波形的采样率，并且采样率的频率分辨率较好、频率范围不受限的任意波形发生器。

发明内容

为了解决现有技术中存在的问题，本发明提出了一种既可以提高DRAM存储器的带宽利用率，又方便修改波形的采样率、提高采样率的分辨率和频率范围的任意波形发生器。