[发明专利]一种任意波形发生器

权利要求书

1.一种任意波形发生器，包括时钟单元、DRAM存储器、控制单元、波形产生单元和数模转换单元，

所述的时钟单元用于产生频率为F的系统时钟；

所述的DRAM存储器用于存储波形数据，

所述的控制单元用于接收采样率S，

所述的波形产生单元用于根据波形数据产生数字波形，

所述的数模转换单元用于将数字波形转换成模拟波形后输出，

其特征在于，

所述的波形产生单元包括预读取累加器、DRAM控制器、FIFO存储器和相位累加器，

所述的预读取累加器用于产生预读取累加值；

所述的DRAM控制器用于根据所述的预读取累加值从DRAM存储器中取出波形数据；

所述的相位累加器用于根据所述的采样率产生FIFO读使能信号，

所述的FIFO存储器用于存储所述的波形数据，并根据所述的FIFO读使能信号将所述的波形数据送给所述的数模转换单元；

所述的控制单元用于根据所述采样率S产生采样率控制字C，C＝S*2^N/F，N为相位累加器的数据位宽；

所述的FIFO存储器还用于产生一个累加使能信号，所述的预读取累加器还用于在所述的累加使能信号为高电平时，停止产生预读取累加值，并保持当前累加值；在所述的累加使能信号为低电平时，继续产生预读取累加值；

当所述的累加使能信号为高电平时，则FIFO存储器的剩余空间少于所述的DRAM存储器的列的宽度的2^k倍，K为整数，当所述的累加使能信号为低电平时，则FIFO存储器的剩余空间多于所述的DRAM存储器的列的宽度的2^k倍，K为整数。

2.根据权利要求1所述的任意波形发生器，其特征在于，

所述的控制单元用于接收波形长度，当所述的预读取累加器产生的预读取累加值等于波形长度时，预读取累加值置0。

3.根据权利要求1所述的任意波形发生器，其特征在于，所述的相位累加器以采样率控制字为步进产生相位累加值，并在相位累加值大于2^N-1时，发出所述的FIFO读使能信号给FIFO存储器，并从溢出值继续累加，N为相位累加器的数据位宽。

4.根据权利要求1所述的任意波形发生器，其特征在于，所述的控制单元用于接收波形文件，所述的DRAM控制器用于将所述的波形文件存储到DRAM存储器中。

5.根据权利要求1所述的任意波形发生器，其特征在于，所述的波形产生单元由FPGA器件构成。