[发明专利]一种基于温度补偿的SRAM灵敏放大器

说明书

技术领域

本发明涉及集成电路领域，具体涉及一种基于温度补偿的SRAM灵敏放大器。 

背景技术

近年来，存储器的使用量在逐年增加，其中，静态随机存储器（SRAM）因为其较快的速度和简单的设计等优点，得到了大量而广泛的应用。SRAM单元有多种架构，但是比较常见的是由6个晶体管构成的6T存储单元，该存储单元结构是由两个反相器首尾相连以形成锁存器。只要有能量持续供给器件，横向交叉连接的反相器将一直维持存储的数据，而不需要通过被刷新来保持数据。 

每个6T架构SRAM存储单元都连有一根字线，以及相位相反的两根位线。两根位线连接在一个小信号差分灵敏放大器上。一般情况下，当SRAM进行读操作时，两根位线首先被预置到高电平。被选中的单元所连的字线电压上升到激活电平，该单元的传输管被激活。此时，其中一条位线开始放电，电平下降。于是，两根位线便会产生一个小信号差分电压差。灵敏放大器可以迅速的确定位线上的值并且提供完全逻辑电平输出。因为位线上可以被正确地感应到的差分电压差仅为几百甚至几十毫伏，所以不必将SRAM读取周期延长至将位线对中的较低的位线完全放电所需的全部时间，即合理控制灵敏放大器通断，既可以加快读取速度也可以减小功耗。然而，随着SRAM温度的变化，会导致SRAM存储单元漏电流的变化，当漏电流过大时，将会导致两条位线的电压差下降速度变得缓慢，使得灵敏放大器因为打开时间不够充足，而造成读错误。 

因此，SRAM阵列应该包括灵敏放大器跟踪电路，而该电路可以根据SRAM存储单元的漏电流的大小来控制灵敏放大器打开时间的长短。这样才能保证SRAM的性能和安全性。传统的SRAM跟踪方案如图1所示，包括SRAM阵列，一个跟踪时钟发生器，一个跟踪行，一个dummy cell，一个跟踪列，一个dummy读出放大器。其中dummy cell是一个特殊的存储单元，可存储预先设定的逻辑状态。由跟踪时钟发生器发送一个内部时钟信号，以启动穿过跟踪行的TWL上的跟踪字信号，跟踪行时间延迟，传输到dummy cell时，由dummy cell启动穿过跟踪列的TBL上的跟踪位信号，跟踪列时间延迟，由特定读出放大器dummy SA读出，且dummy SA发送一个复位信号给跟踪始终发生器，表示本次读操作跟踪过程结束。 

与传统跟踪方案类似，专利CN 102637452 A提出了一种用于存储器的跟踪方案，并公开了具有用于读取跟踪电路的存储器。专利CN 102800355 A提出了SRAM定时单元装置和方法，该装置包括多个字线，每个字线都沿着其中一行与存储器单元连接，另外，与现有技术中并行设置的跟踪单元相反，该方案中的跟踪单元不需要对准位线或置于与位线对应的位置上，并且可以使用任意数量的跟踪单元，因此，对于全局进程变量和局部进程变量达到更好的敏感性。但是上述方案中，并没有考虑到温度变化对SRAM存储单元漏电流的影响，从而产生对灵敏放大器的影响，导致读操作的读出结果出错。 

有鉴于此，有必要提出一种改进的SRAM灵敏放大器的跟踪电路，来保证在温度变化时，漏电流较大的情况下，SRAM读操作的准确性。 

发明内容

本发明的目的在于克服现有技术存在的问题，提供一种基于温度补偿的SRAM灵敏放大器，主要是解决温度波动造成灵敏放大器deltav变化，影响到不同温度下的SRAM良率。 

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现： 

一种基于温度补偿的SRAM灵敏放大器，包括一个电流镜电路，N个Dummy leakage NMOS且N=1,2,3，…，一个放电电路SINK和一个时序控制电路FSM logic电路，所述电流镜电路由晶体管 和晶体管，所述晶体管的漏极与所述N个Dummy leakage NMOS连接，所述晶体管漏极通过时序追踪位线DBL与所述时序控制电路FSM logic电路连接，所述时序控制电路FSM logic电路与灵敏放大器SA连接，所述放电电路SINK连接在所述时序追踪位线DBL上，所述放电电路SINK还与追踪字线DWL连接，所述追踪字线DWL与字线WL连接，所述字线WL上接有存储单元cell，所述存储单元cell通过一对位线BL和BLB连接在所述灵敏放大器SA上。

进一步的，所述N个Dummy leakage NMOS用于模拟同一位线上的N个处于空闲状态的存储单元，且所述每个NMOS的栅极和源极都接地，所述放电电路SINK可以为NMOS电路或用存储单元构成。 

本发明的有益效果: