[发明专利]电路板加工方法和设备

说明书

技术领域

本发明涉及电路板加工制造技术领域，具体涉及电路板加工方法和电路板加工设备。

背景技术

随着电子产品需求功能越来越多，印刷电路板（PCB，Printed circuit board）的层数也要求越来越多，但PCB层数越高，其厚度就越厚，需要的装配空间也就越大，而这与电子产品的轻、薄、短、小等要求相违背。

为降低PCB的板厚，大多数厂商主要是通过减少PCB中半固化片的使用数量来实现，实践过程中发现，通过减少半固化片的使用数量来降低PCB的介质厚度，因为线路的存在，若PCB中实际有效介质厚度太低，对于有耐高电压要求的PCB来说，耐压存在很大的隐患，进而可能严重影响大PCB的工作安全性。

发明内容

本发明实施例提供电路板加工方法和电路板加工设备，以在尽量控制PCB中半固化片厚度的前提下提高PCB的耐电压性能。

本发明第一方面提供一种电路板加工方法，包括：

在第一导电基材的第一面上形成第一线路图形，其中，若所述第一面为所述第一导电基材的光面，则所述第一线路图形基于对所述第一面进行蚀刻和/或镀导电材料而形成，若所述第一面为所述第一导电基材的毛面，则所述第一线路图形基于在所述第一面镀导电材料而形成；

在第二导电基材的第二面上形成第二线路图形，其中，若所述第二面为所述第二导电基材的光面，则所述第二线路图形基于对所述第二面进行蚀刻和/或镀导电材料而形成，若所述第二面为所述第二导电基材的毛面，则所述第一线路图形基于在所述第二面镀导电材料而形成；

将半固化片压合到所述第一导电基材的第一面和所述第二导电基材的第二面之间以形成第一板材集；

对所述第一板材集中的所述第一导电基材的第三面进行蚀刻以露出所述第一线路图形，对所述第一板材集中的所述第二导电基材的第四面进行蚀刻以露出所述第二线路图形。

可选的，所述第一导电基材的厚度比所述第一线路图形的厚度厚3至6盎司。

可选的，所述第二导电基材的厚度比所述第二线路图形的厚度厚3至6盎司。

可选的，所述第一板材集中的所述第一线路图形和所述第二线路图形之间的距离为x mil，其中，所述第一线路图形和所述第二线路图形之间的设计耐压为y伏，其中，y/x小于或等于500。

可选的，所述方法还包括：将表面露出所述第一线路图形和所述第二线路图形的所述第一板材集与至少一个第二板材集进行压合。

可选的，若所述第一面为第一导电基材的光面，则所述在第一导电基材的第一面上形成第一线路图形，包括：

在所述第一导电基材的第三面覆盖第一抗镀膜；在所述第一导电基材的第一面上覆盖第二抗镀膜并露出第一非线路图形区；对所述第一非线路图形区进行蚀刻处理以形成第一线路图形；去除所述第一面的所述第二抗镀膜；去除所述第三面的所述第一抗镀膜。

可选的，若所述第一面为第一导电基材的光面，则所述在第一导电基材的第一面上形成第一线路图形，包括：

在所述第一导电基材的第三面上覆盖第一抗镀膜；在所述第一导电基材的第一面上覆盖第二抗镀膜并露出第一线路图形区；对所述第一线路图形区镀导电材料以形成第一线路图形；去除所述第一面的所述第二抗镀膜；去除所述第三面的所述第一抗镀膜；其中，所述第一线路图形的厚度等于所述第二抗镀膜的厚度。

可选的，若所述第一面为第一导电基材的毛面，则所述在第一导电基材的第一面上形成第一线路图形，包括：

在所述第一导电基材的第三面上覆盖第一抗镀膜；在所述第一导电基材的第一面上覆盖第二抗镀膜并露出第一线路图形区；对所述第一线路图形区镀导电材料以形成第一线路图形；去除所述第一面的所述第二抗镀膜；去除所述第三面的所述第一抗镀膜；其中，所述第一线路图形的厚度等于所述第二抗镀膜的厚度。

可选的，若所述第二面为第二导电基材的光面，则所述在第二导电基材的第二面上形成第二线路图形，包括：

在所述第二导电基材的第四面上覆盖第三抗镀膜；在所述第二导电基材的第二面上覆盖第四抗镀膜并露出第一非线路图形区；对所述第一非线路图形区进行蚀刻处理以形成第二线路图形；去除所述第二面的所述第四抗镀膜；去除所述第四面的所述第三抗镀膜。

可选的，若所述第二面为第二导电基材的光面，则所述在第二导电基材的第二面上形成第二线路图形，包括：