[发明专利]一种节省中低电压的VDMOSFET芯片面积的方法

说明书

技术领域

本发明涉及一种VDMOSFET芯片的设计方法。

背景技术

VDMOSFET(Vertical Double Diffusion Metal Oxide Semiconductor Field Effect Transistor，垂直导通的双扩散型金属氧化物半导体场效应晶体管)芯片（简称为VDMOSFET芯片或VDMOS芯片）是一种电压控制型多数载流子的器件，它具有开关速度快、输入阻抗高、导通电阻低，温度系数为负、低驱动功率、输出功率大、可靠性高和制造工艺简单等一系列优点，在DC-DC、AC-DC、汽车电子、马达驱动、工业控制、电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域得到了广泛的应用。电力电子技术及消费电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的可控制特性决定了电力电子及消费电子系统的效率、体积和重量。伴随着电力电子技术及消费电子的快速增长，人们对于减小成本的要求越来越高。

对于VDMOS芯片来说，位于器件中间的各并联单胞间的表面电位基本相同，而位于边界（即靠近终端）的单胞与衬底表面的电位却相差较大，往往引起表面电场过于集中造成器件在边缘击穿。因此为了保证VDMOS芯片在高压下正常工作，通常需要在器件单胞边界处采取措施即采用终端保护技术，来减小表面电场强度，提高功率VDMOS器件的击穿电压。虽然终端结构本身对功率VDMOS器导电能力并无贡献，但为了提高功率VDMOS器件击穿电压的需要，功率VDMOS器件终端设计是必不可少的。如图6所示，传统的VDMOS芯片的设计方法如下：在多晶硅上通过腐蚀形成有源区域1a和未腐蚀的区域1b，在有源区域1a上形成多晶硅引线区域2a，在未腐蚀的区域1b上形成多晶硅终端结构区域2b；然后形成接触孔4和金属电极5；由于多晶硅终端结构区域2b位于未腐蚀的区域1b上，所形成的终端扩散区6较长，使得VDMOS的面积变得很大，产品成本增加。

发明内容

本发明所要解决的技术问题是提供一种节省中低电压（30v-70v）的VDMOSFET芯片面积的方法，在保证VDMOS器件的电学特性的同时，减小制造成本。

本发明采用如下技术方案：

一种节省中低电压的VDMOSFET芯片面积的方法，包括如下步骤：

在多晶硅上通过腐蚀形成有源区域和未腐蚀的区域；

在有源区域上通过沉积形成栅氧化层区域和多晶硅区域，其中多晶硅区域位于栅氧化层区域上方；多晶硅区域包括多晶硅引线区域和多晶硅终端结构区域；在多晶硅终端结构区域和未腐蚀的区域之间通过扩散形成终端扩散区；

在多晶硅引线区域下方、以及多晶硅引线区域与多晶硅终端结构区域之间的下方通过扩散形成N+源区；

在多晶硅区域上形成保护膜，通过腐蚀所述保护膜后形成接触孔；

在有源区域上形成金属电极，所述金属电极延伸覆盖所有接触孔，通过所述金属电极与N+源区连接；所述金属电极与多晶硅终端结构区域部分重叠。

本发明与现有技术相比，具有如下优点：

本发明通过在有源区域上形成多晶硅引线区域和多晶硅终端结构区域，对于中小功率VDMOS器件，在保证VDMOS器件的电学特性的同时，可以有效地减小VDMOS芯片面积，也就是说提高了单位圆片的芯片产出数量，较大地减小了成本，实际应用时可以将成本降低到30%～50%。对于较大功率的VDMOS器件，也有一定降低成本作用。

附图说明

图1为本发明形成的有源区示意图。

图2为本发明形成的多晶硅区域示意图，其中图2a为俯视图，图2b为剖面图。

图3为本发明形成的N+源区示意图。

图4为本发明形成的接触孔示意图。

图5为本发明形成的金属电极示意图。

图6为现有方法形成的VDMOSFET芯片示意图。

图7为本发明方法形成的VDMOSFET芯片示意图。

具体实施方式

本发明的一种节省中低电压的VDMOSFET芯片面积的方法，包括如下步骤：

（1）如图1所示，在多晶硅上通过腐蚀形成有源区域1a和未腐蚀的区域1b；

（2）如图2所示，在有源区域1a上通过沉积形成栅氧化层区域2c和多晶硅区域2，其中多晶硅区域2位于栅氧化层区域21上方；多晶硅区域2包括多晶硅引线区域2a和多晶硅终端结构区域2b；在多晶硅终端结构区域2b和未腐蚀的区域1b之间通过扩散形成终端扩散区6；