[发明专利]基于柔性基板的三维多芯片存储系统封装结构及制作方法

说明书

技术领域

本发明涉及微电子行业基板封装技术领域，具体涉及一种基于柔性基板的三维多芯片存储系统封装结构及其制作方法。

背景技术

随着微电子技术的发展，微电子处理功能的复杂、多样化，使得微电子中基板中的电子元件的集成密度越来越大，势必增加微组装密度和集成度的骤然提高，在有限的空间内成倍提高封装密度，或实现电子设计功能，解决空间、互连受限问题，是当前封装的主流。在成本允许的条件下，采用SIP的封装技术可以提升存储容量，或者拓展产品的内存位宽，适应新一代高位宽、高速、大容量存储芯片的需求。

    各种器件如Flash，CPU等与DRAM相配合后形成的多晶片SIP的封装形式，其单颗器件就独立构成一个系统，如MCP，eMCP。这样的系统，其发展主要是朝着满足高容量和高效能两个方向，封装形式一般采用FBGA或者PBGA形式。而在有限的空间实现高容量的要求，业界对其内部结构发展出各种堆叠技术，比如，引线键合（Stack by wire bond）、层叠封装（Package-on-package）、线路重布技术（RDL-Wire bond），垂直式连接工艺技术(Vertical interconnection process)，金线-金线内连接技术(Gold to Gold interconnection; GGI)与PIP(Package in  Package)工艺技术。这些技术虽然在空间上提高了封装体的容量或功能，但是对产品的成本和信号方面产生了较大的影响。往往会发现某些产品的封装成本高居不下，而产品的信号完整性也得不到保证，严重影响产品的性能及可靠性。

因此，SIP产品的封装结构设计，对整个产品制造成本、性能、可靠性等各个方面都具有举足轻重的作用，从而决定了产品的市场竞争力。

一般基于多晶片封装存储系统，采用的是FBGA的封装形式。 见图1，以eMCP的封装外形结构为例：

其内部结构包括LPDDR2晶片1，闪存晶片2和控制晶片3以及若干颗电阻电容4。将晶片依次堆叠在PCB板子5上，通过引线6和PCB板将信号连接到封装体外面的锡球7上面。

现有技术方案的缺点：

1）.封装加工成本高：

FBGA封装由于采用在PCB单面打线，且堆叠层数较多，线弧的跨度比较大，导致金线用量比较大，且在塑封的时候，线弧之间容易发生短路，增加了加工成本。

2）.信号网络数量多，基板设计困难且成本高，信号完整性不理想 ：

系统在信号网络较多的时候，各个网络之间的走线相对较密，传统的FBGA由于在结构上的限制，往往封装基板需要设计4层以上，其成本会大大增加。且由于信号过密，信号之间容易发生串扰，影响信号的完整性，特别对于高速信号。 

另外传统的WB工艺，为提高产品制成能力，需要对基板进行电镀处理，基板上面需要有电镀导线来导通电流进行电镀。而传统FBGA封装，由于结构上的限制，拉出电镀导线比较困难，所以往往需要采用NPL工艺，导致封装基板成本的进一步上升。

发明内容

针对上述问题，本发明提供了一种基于柔性基板的三维多芯片存储系统封装结构，有效保证高速信号线的信号完整性，同时大大降低了晶片材料和封装的成本，从而提高了市场竞争能力。本发明同时还提供了一种基于柔性基板的三维多芯片存储系统封装结构的制造方法。

其技术方案如下： 

一种基于柔性基板的三维多芯片存储系统封装结构，其包括柔性基板，所述柔性基板上连接第一芯片、第二芯片、电容或者电阻，所述第一芯片和所述第二芯片分别通过金属引线连接所述柔性基板背面，其特征在于：所述柔性基板弯曲成型，所述第一芯片连接所述第二芯片，成型所述第一芯片和所述第二芯片的叠加，所述第一芯片和所述第二芯片与所述柔性基板间的空隙处设置有灌封料。

其进一步地：所述第一芯片和所述第二芯片与所述柔性基板通过焊接连接，所述第一芯片通过焊接连接所述第二芯片；所述柔性基板上设置有植球；所述柔性基板上对应所述第一芯片和所述第二芯片分别设置有开槽口，所述金属引线一端分别通过所述开槽口连接所述第一芯片和所述第二芯片上的焊盘（pad），所述金属引线另一端分别连接所述柔性基板。

一种基于柔性基板的三维多芯片存储系统封装结构的制造方法，包括以下步骤：

（1）、在柔性基板设计制造中预先制作多个开槽口；

（2）、将电阻电容与柔性基板上面的焊盘互联，以达到信号联通，将多块芯片的焊盘（pad）面对准柔性基板的开槽口，并将芯片与柔性基板进行物理焊接在一起；