[发明专利]译码方法、存储器存储装置、存储器控制电路单元

说明书

技术领域

本发明是有关于一种译码方法，且特别是有关于一种可复写式非易失性存储器模块的译码方法、存储器存储装置、存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块（例如，快闪存储器）具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内装在上述所举例的各种便携式多媒体装置中。

一般来说，写入至可复写式非易失性存储器模块的数据都会根据一个错误更正码来编码。从可复写式非易失性存储器模块中所读取的数据也会经过对应的译码程序。在一些情况下，若所读取的数据中有错误比特，并且这些错误比特无法被更正，则需要的译码时间会更长。因此，如何增加译码的速度，为此领域技术人员所关心的议题。

发明内容

本发明提供一种译码方法、存储器存储装置、存储器控制电路单元，可以增加译码的速度。

本发明一范例实施例提出一种译码方法，用于可复写式非易失性存储器模块。可复写式非易失性存储器模块包括多个第一存储单元。此译码方法包括：根据第一读取电压读取第一存储单元以取得多个第一校验比特；由第一更正电路根据第一校验比特执行第一硬比特模式译码程序，并判断第一硬比特模式译码程序是否生成第一有效码字；若第一硬比特模式译码程序生成第一有效码字，输出第一有效码字；若第一硬比特模式译码程序没有生成第一有效码字，由第二更正电路根据第一校验比特执行第二硬比特模式译码程序，并判断第二硬比特模式译码程序是否生成第二有效码字，其中第一更正电路的精准度小于第二更正电路的精准度；以及，若第二硬比特模式译码程序生成第二有效码字，输出第二有效码字。

在一范例实施例中，上述的译码方法还包括：若第二硬比特模式译码程序没有生成第二有效码字，根据多个第二读取电压读取第一存储单元以取得多个第二校验比特，并由第二更正电路根据第二校验比特执行一软比特模式译码程序，其中第二读取电压的个数大于第一读取电压的个数；判断软比特模式译码程序是否生成第三有效码字；以及，若软比特模式译码程序生成第三有效码字，输出第三有效码字。

在一范例实施例中，上述的译码方法还包括：若软比特模式译码程序没有生成第三有效码字，判断一读取次数是否大于一读取临界值；若读取次数大于读取临界值，判断译码失败；以及，若读取次数不大于读取临界值，重新设定第一读取电压，根据重新设定的第一读取电压来读取第一存储单元以重新取得第一校验比特，以及通过第一更正电路根据重新取得的第一校验比特执行第一硬比特模式译码程序。

在一范例实施例中，上述的译码方法还包括：根据第一校验比特生成多个数据比特；以及对数据比特执行一奇偶校验程序以生成多个校验子。其中根据第一校验比特执行第一硬比特模式译码程序的步骤包括：在低密度奇偶校验码的一叠代译码中，根据校验子取得每一数据比特的一可靠度信息，并且根据可靠度信息决定数据比特中错误比特的索引。其中判断第一硬比特模式译码程序是否生成有效的码字的步骤包括：判断错误比特的索引与校验子是否符合一奇偶校验条件；以及若错误比特的索引与校验子符合奇偶校验条件，判断第一硬比特模式译码程序生成有效的码字。其中输出有效的码字的步骤包括：根据错误比特的索引来更正数据比特，并输出更正后的数据比特。

在一范例实施例中，上述的译码方法还包括：根据校验子计算一校验总和；判断校验总和是否小于第一校验临界值；若校验总和小于第一校验临界值，由第一更正电路执行第一硬比特模式译码程序；若校验总和大于等于第一校验临界值，判断校验总和是否小于第二校验临界值；若校验总和小于第二校验临界值，由第二更正电路执行第二硬比特模式译码程序；若校验总和大于等于第二校验临界值，判断校验总和是否小于第三校验临界值；以及若校验总和小于第三校验临界值，由第二更正电路执行软比特模式译码程序。

在一范例实施例中，在根据第一读取电压读取第一存储单元的步骤之前，上述的译码方法还包括：从可复写式非易失性存储器模块中读取一奇偶校验矩阵信息；根据奇偶校验矩阵信息来设定第一更正电路的第一参数，其中第一硬比特模式译码程序是根据第一参数所执行；以及根据奇偶校验矩阵信息来设定第二更正电路的第二参数，其中第二硬比特模式译码程序是根据第二参数所执行。

在一范例实施例中，上述读取奇偶校验矩阵信息的步骤包括：从可复写式非易失性存储器模块中读取第一数据；以及对第一数据执行博斯－乔赫里－霍克文黑姆BCH译码程序以取得奇偶校验矩阵信息。