[发明专利]可配置硬件滤波器

权利要求书

1.一种滤波器，包括：

输入，其将待处理的信号引入滤波模块；

输出，其输出被滤波模块处理后的信号；以及

滤波模块，所述滤波器的滤波器参数是可配置的。

2.根据权利要求1所述的滤波器，其中，所述滤波模块包括在一端均电连接至所述输出的至少两个并联连接的电阻器和电容器，所述电容器的另一端接地，所述至少两个电阻器各自的另一端可选择地与至少一个切换器的一端电连接，所述切换器的另一端与所述HSC输入电连接。

3.根据权利要求1所述的滤波器，其中所述滤波器是用于可编程控制器PLC的高速计数器HSC的滤波器。

4.根据权利要求3所述的滤波器，其中所述切换器由CPU配置IO端口控制连通或断开。

5.根据权利要求3所述的滤波器，其中将所述滤波模块的时间常数设定为小于HSC的时间周期的1/5。

6.根据权利要求1-5中任意一项所述的滤波器，其中所述切换器为MOSFET，具有与所述电阻器相同的数量并且与每一个所述电阻器串联连接，其中每个所述MOSFET选自P型MOSFET或N型MOSFET。

7.根据权利要求1-5中任意一项所述的滤波器，其中所述切换器为三态逻辑门电路，具有与所述电阻器相同的数量并且与每一个所述电阻器串联连接。

8.根据权利要求1所述的滤波器，其中所述滤波模块包括互相电连接的用于对所述输入的逻辑状态进行采样的采样单元和用于对经过所述采样单元的信号进行分析的判断单元，所述采样单元与所述输入电连接，所述判断单元所述输出电连接，所述采样单元与采样时钟信号输入电连接；

其中，所述滤波模块对信号噪声的滤波范围通过调整判断单元的采样次数、时钟频率以及判断方案至少之一是可配置的。

9.根据权利要求8所述的滤波器，其中所述判断单元的采样次数是至少为2的正整数。

10.根据权利要求8所述的滤波器，其中所述判断方案被配置为：

连续地对所述输入的逻辑状态采样n次，当所有n次采样的逻辑状态都相同时，改变逻辑状态作为更新的状态至所述输出，当所述n次采样的逻辑状态并非全部相同时，保持所述输出的逻辑状态与之前的逻辑状态相同。

11.根据权利要求8所述的滤波器，其中所述判断方案被配置为：

连续地对所述输入的逻辑状态采样，对采样的逻辑状态进行计数并获得计数值，并确定一个至少为2的正整数的阀值，当目前采样的逻辑状态与之前采样的逻辑状态相同时，所述计数值加1，当目前采样的逻辑状态与之前采样的逻辑状态不同，所述计数值减1，当所述计数值达到所述阀值时，改变逻辑状态作为更新的状态至所述输出，当所述计数值没有达到所述阀值时，保持所述输出的逻辑状态与之前的逻辑状态相同。

12.根据权利要求8-11任意一个所述的滤波器，其中所述滤波器是用于可编程控制器PLC的高速计数器HSC的滤波器。

13.根据权利要求12所述的滤波器，其中所述判断单元的采样次数和所述时钟频率被配置为根据以下准则所确定：

N_s/F_clock＜1/2×(1/F_work)

其中，N_s表示所述判断单元的采样次数，F_clock表示所述时钟频率，F_work表示所述HSC需要工作的频率。