[发明专利]芯片、集成电路和微电子机械系统以及形成芯片的方法

说明书

技术领域

本申请涉及半导体领域，更具体地，涉及一种芯片、集成电路和微电子机械系统以及形成芯片的方法。

背景技术

随着芯片设计需求的提高与制造工艺的发展，为了进一步降低互连线延迟，提高芯片性能，三维芯片的设计技术逐步成为集成电路设计领域的研究热点。

三维芯片设计是将多层器件层集成到同一个芯片中，形成一种多个二维芯片（die）的垂直叠放结构。三维芯片利用芯片之间的垂直互连，能够有效地缩短器件层之间的互连线长度，避免水平面上的绕线，从而降低连线复杂程度以及拥挤程度。此外，三维芯片能够有效地提高晶体管的集成度，降低芯片的面积和功耗。通过在不同器件层实现不同类型的电路模块，形成新的功能系统。

由于芯片集成度迅速增加，芯片单位面积上功耗密度也飞速增长，从而使得散热问题成为当前集成电路设计中非常重要的问题。三维芯片由于自身具有多器件层结构，导致相同工艺下单位面积上的功耗密度成倍增长，同时由于器件层之间介质的低导热性，使得三维芯片相对于传统的二维芯片热问题进一步突出。局部区域温度过高会严重影响芯片的可靠性。采取有效措施来降低三维芯片的片上温度已成为三维芯片设计的核心技术。

下面以具有两层二维芯片的三维芯片为例说明现有技术中三维芯片的散热情况。如图1所示，三维芯片包括第一二维芯片10、第二二维芯片20和散热片30。第二二维芯片20叠置于第一二维芯片10上方，第一二维芯片10内部包括设置于其半导体衬底的第一器件层11和硅通孔（Through Silicon via，TSV）12。第二二维芯片20包括设置于其半导体衬底的第二器件层21。第一二维芯片10和第二二维芯片20之间通过微焊点40连接。其中，微焊点40与第一二维芯片10的硅通孔12连接。在该现有技术的三维芯片中，第一二维芯片10的器件层11产生的热量R会被第二二维芯片20阻挡，从而导致热量累积，而热量累积将加速二维芯片内部器件层的失效，进而导致三维芯片失效。

目前，针对以上现有技术中三维芯片存在的散热问题，尚没有很好的解决方案，三维芯片的散热问题成为三维芯片设计中的一个严重困难。其中，2.5D芯片堆叠技术减轻了散热问题。2.5D芯片中，各二维芯片中并没有硅通孔，而是把硅通孔设置在专门的衬底中形成硅通孔衬底，各二维芯片借助微焊点与硅中介层（Through Silicon Interposer）连接，再通过一层硅通孔衬底连接到封装用衬底上，但是这种2.5D芯片堆叠技术的器件层密度没有得到有效提高。

发明内容

本申请目的在于提供一种芯片、集成电路和微电子机械系统以及形成芯片的方法，旨在改善芯片、集成电路和微电子机械系统的散热效果。

本申请的第一方面提供了一种芯片，包括半导体衬底，半导体衬底包括硅通孔开口，芯片还包括设置在硅通孔开口内的散热硅通孔结构，其中，散热硅通孔结构具有微热管。

进一步地，微热管包括：导电壳体，导电壳体围成封闭的内腔；热管工作介质，密封地设置于内腔内部。

进一步地，散热硅通孔结构还包括第一隔离层，第一隔离层设置于半导体衬底的硅通孔开口的内壁与导电壳体的外壁之间。

进一步地，第一隔离层包括绝缘层和/或扩散阻挡层和/或种子层。

进一步地，散热硅通孔结构包括第二隔离层，第二隔离层设置于导电壳体的内壁上。

进一步地，第二隔离层包括依次设置于导电壳体的内壁上的扩散阻挡层和种子层。

进一步地，微热管还包括多孔介质层，多孔介质层附着于第二隔离层上。

进一步地，微热管还包括多孔介质层，多孔介质层附着于导电壳体的内壁上。

进一步地，导电壳体包括筒体、分别设置于筒体两端的盖体和筒底，筒体、盖体和筒底围成封闭的内腔。

进一步地，盖体朝向筒体内部的一侧具有凸出部分，通过凸出部分实现筒体和盖体之间的密封。

进一步地，筒体为柱状筒体或锥台状筒体。

进一步地，芯片为二维芯片。

进一步地，芯片为2.5维芯片或三维芯片。

本申请的第二方面提供一种三维芯片，包括相互叠置的两个以上二维芯片，两个以上二维芯片中至少一个二维芯片为根据本申请第一方面所述的二维芯片。

进一步地，两个以上二维芯片包括第一二维芯片和与第一二维芯片相邻地设置的第二二维芯片，其中，第一二维芯片和第二二维芯片均为根据本申请第一方面所述的二维芯片。