[发明专利]一种移位寄存器、栅极驱动电路、阵列基板和显示装置

权利要求书

1.一种移位寄存器，包括输入模块和输出模块，其特征在于，还包括栅极信号生成模块，与输入模块和输出模块连接，包括其中输入模块中包括第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端和第四时钟信号输入端，第三时钟信号输入端与第二时钟信号输入端输入相位和幅值都相同的信号，所述第四信号时钟信号输入端输入直流电压信号；

还包括控制模块，与栅极信号生成模块连接，包括第七薄膜晶体管、第二电容和第十一薄膜晶体管，其中第三时钟信号输入端与第七薄膜晶体管的栅极和第二电容的第一端连接，第四信号时钟信号输入端与第十一薄膜晶体管的源极连接，且该点电平为第一电平。

2.如权利要求1所述的移位寄存器，其特征在于，所述控制模块还包括：第十三薄膜晶体管，第十三薄膜晶体管的栅极与第二时钟信号输入端连接，源极与第十一薄膜晶体管的漏极连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述输入端还包括原始信号输入端、复位信号输入端和低电压信号输入端。

4.如权利要求3所述的移位寄存器，其特征在于，所述栅极信号生成模块中包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十二薄膜晶体管以及第一电容，所述第一薄膜晶体管的栅极和源极均与原始信号输入端连接，复位信号输入端与第二薄膜晶体管和第四薄膜晶体管的栅极连接，低电压信号输入端分别与第二薄膜晶体管、第十薄膜晶体管、第八薄膜晶体管、第六薄膜晶体管、第四薄膜晶体管和第十二薄膜晶体管的漏极连接，第一电容的第一端连接第一薄膜晶体管的漏极，第二端连接输出模块的信号输出端。

5.如权利要求4所述的移位寄存器，其特征在于，第一时钟信号输入端与第九薄膜晶体管的栅极和源极连接，第二时钟信号输入端与第三薄膜晶体管的源极连接，且第七薄膜晶体管的源极与第五薄膜晶体管的漏极连接，第七薄膜晶体管的漏极与第十薄膜晶体管的栅极和第六薄膜晶体管的源极连接，且该点电平为第三电平。

6.如权利要求5所述的移位寄存器，其特征在于，当第三时钟信号输入端为高电平时，输出模块输出高电平，此时第二电平处为高电平，第二电容被充电至第三时钟信号输入端的高电平；

当第三时钟信号输入端为低电平时，第七薄膜晶体管导通，由于第二电容的自举效应导致第一电平处的电压被拉升，第十一薄膜晶体管导通，使得第三薄膜晶体管的栅极被拉升到第一电平处的电平。

7.如权利要求1-6中任一项所述的移位寄存器，其特征在于，薄膜晶体管均为NMOS晶体管，第一电容和第二电容均为自举电容。

8.一种栅极驱动电路，其特征在于，包括权利要求1-7中任一项所述移位寄存器。

9.一种阵列基板，其特征在于，包括权利要求8所述的栅极驱动电路。

10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。