[发明专利]用于单片数据转换接口保护的装置及其形成方法

说明书

技术领域

本发明的实施例涉及电子系统，更具体地说，涉及每秒数千兆比特通信接口应用中的单片静电释放(ESD)保护装置。

背景技术

电子电路可能暴露至瞬间电事件，或者暴露至具有相对短持续时间、相对较快的改变电压和高功率的电信号。例如，瞬间电事件可包括静电释放(ESD)事件。

瞬间电事件可能由于相对于较小面积的IC的过压情况和/或高程度的功耗而损坏电子系统内的集成电路（IC）。高功耗可增大电路温度，并导致大量问题，例如薄的栅氧击穿、浅结损坏、窄金属损坏和/或表面电荷累计。

而且，用于每秒数千兆比特通信的相对大规模的片上系统(SoC)可在集成电路上集成分布式多级数据转换功能。这种系统可使用诸如结合了大数字信号处理单元和采用范围介于例如大约0.9V至大约3V之间的电源电压的高速模拟电路的互补金属氧化物半导体(CMOS)技术之类的工艺技术。由于在不损害信号整体性的情况下针对电过应力实现非传统的分布式片上保护的复杂性，大规模功能性SoC在制造期间特别容易失效。诸如组件充电模式(charged-device-model，CDM)ESD应力条件之类的过应力可能导致这样的损坏，从而影响可靠系统实现的产率和生存力。

需要提供一种改进的保护装置，包括适合相对大规模片上系统(SoC)应用的保护装置。

发明内容

在一个实施例中，提供了一种设备。设备包括：衬底，衬底中的第一掺杂类型的第一半导体区域，衬底中的第二掺杂类型的第二半导体区域，衬底中的第一掺杂类型的第三半导体区域以及衬底中的第二掺杂类型的第四半导体区域。第二半导体区域布置在第一和第三半导体区域之间，第三半导体区域布置在第二和第四半导体区域之间。设备还包括第一半导体区域中的第二类型的第一扩散区域，与第一半导体区域邻接的第一栅极区域，第二半导体区域中的第一类型的第二扩散区域，第二半导体区域中的第一类型的第三扩散区域，第三半导体区域中的第二类型的第四扩散区域，第四半导体区域中的第一类型的第五扩散区域，以及与第四半导体区域邻接的第二栅极区域。第二扩散区域、第二半导体区域、第一半导体区域和第一扩散区域被配置成操作作为第一硅控整流器(SCR)。此外，第三扩散区域、第二半导体区域、第三半导体区域和第四扩散区域被配置成操作作为第二SCR。而且，第五扩散区域、第四半导体区域、第三半导体区域和第四扩散区域被配置成操作作为第三SCR。

在另一实施例中，提供了一种制造保护装置的方法。所述方法包括：形成衬底中的第一掺杂类型的第一半导体区域；形成衬底中的第二掺杂类型的第二半导体区域；形成衬底中的第一掺杂类型的第三半导体区域；以及形成衬底中的第二掺杂类型的第四半导体区域。第二半导体区域位于第一和第三半导体区域之间，而且第三半导体区域位于第二和第四半导体区域之间。所述方法还包括形成第一半导体区域中的第二类型的第一扩散区域，形成与第一半导体区域邻接的第一栅极区域，形成第二半导体区域中的第一类型的第二扩散区域，形成第二半导体区域中的第一类型的第三扩散区域，形成第三半导体区域中的第二类型的第四扩散区域，形成第四半导体区域中的第一类型的第五扩散区域，以及形成与第四半导体区域邻接的第二栅极区域。

附图说明

图1是包括接口的集成电路的一个实施例的示意框图。

图2A是根据一个实施例的垂直分割的保护装置的俯视图。

图2B是沿线2B-2B截取的图2A的保护装置的截面图，其被注释成图示终端连接的一个实施方式。

图2C是沿线2B-2B截取的图2A的保护装置的注释截面图。

图3是图2A-2C的保护装置的电路图。

图4是根据另一实施例的保护装置的截面图。

图5A-5C是针对根据一个实施例的保护装置的各种应力条件的电流和电压与时间对照图的示例。

图6是根据一个实施例的保护装置的电容与电压的对照图的一个示例。

图7是根据一个实施例的保护装置的传输线脉冲电流与电压数据的对照图的一个示例。

图8A是根据另一实施例的保护装置的截面图。

图8B是根据另一实施例的保护装置的截面图。

图9A是根据另一实施例的保护装置的截面图。

图9B是根据另一实施例的保护装置的截面图。

图10A是根据另一实施例的保护装置的截面图。

图10B是根据另一实施例的保护装置的截面图。

图11A是根据另一实施例的保护装置的截面图。