[发明专利]利用简化的一次顶部接触沟槽刻蚀制备MOSFET与肖特基二极管集成的方法

说明书

技术领域

本发明涉及半导体器件结构领域。更确切地说，本发明涉及MOSFET器件与肖特基二极管集成（MOSFET/SKY）的制备方法。 

背景技术

美国专利（申请号：11/056,346，主题名称为“功率MOS器件”）提出了一种半导体MOSFET器件及其制备方法，其中栅极沟槽穿过其源极和本体延伸到漏极中，栅极沉积在栅极沟槽中，源极本体接触沟槽具有一个沟槽壁和防穿通注入物，防穿通注入物沿沟槽壁沉积。对应栅极沟槽和源极本体接触沟槽，器件的制备过程需要进行两次接触刻蚀。

美国专利（申请号：12/005,146，主题名称为“在有源区接触沟槽中与肖特基二极管集成的MOS器件”）提出了一种形成在半导体衬底上的半导体MOSFET器件及其制备方法。该器件包括一个漏极、一个覆盖着漏极的外延层以及一个有源区。有源区包括一个栅极沟槽，延伸到外延层中，以及一个有源区接触沟槽，穿过MOSFET源极延伸，至少一部分MOSFET本体延伸到漏极中。如图4O（第一接触刻蚀）和图4R（第二接触刻蚀）所示，并参照12/005,146中的说明，器件的制备需要两次接触刻蚀。

美国专利（申请号：12/005,166，主题名称为“带有肖特基势垒控制层的MOS器件”）提出了一种MOS器件与集成肖特基势垒控制层，美国专利（申请号：12/005,130，主题名称为“带有低注入二极管的MOS器件”）提出了一种MOS器件与集成低注入二极管。

因此，虽然本领域中已知MOSFET器件与肖特基二极管集成（MOSFET/SKY）的结构，但是本发明主要涉及其简化后的制备方法，所制备的器件具有更加稳定的器件性能。更确切地说，对于本领域的技术人员来说，接触刻蚀引起的基本沟槽形状公差在+/-10%左右是常见的。多次接触刻蚀过程以及复杂的制备工艺，与单独的接触刻蚀相比，会增加从而加剧已有的基本沟槽形状公差。因此，本发明提出利用简化后的一次顶部接触沟槽刻蚀，制备MOSFET/SKY。

发明内容

本发明的目的是提供一种已知MOSFET器件与肖特基二极管集成（MOSFET/SKY）的结构简化后的制备方法，仅仅通过一次刻蚀顶部接触沟槽制备MOSFET/SKY，所制备的器件具有更加稳定的器件性能。

为达到上述目的，本发明提供了一种用于与肖特基二极管集成的MOSFET（MOSFET/SKY）的制备方法，用X-Y-Z笛卡尔坐标系表示，X-Y平面平行于其主半导体芯片平面，该方法包括：

a) 在与半导体衬底重叠的外延层中，制备一个栅极沟槽，并且在其中沉积栅极材料；

b) 在外延层中，制备一个本体区，在本体区上方制备一个源极区，在栅极沟槽和源极区上方，制备一个电介质区；

c) 刻蚀顶部接触沟槽(TCT)，其垂直侧壁限定了肖特基二极管剖面宽度SDCW：其中,

c1）顶部接触沟槽通过电介质区和源极区，从而定义了一个源极-接触深度(SCD)；并且

c2）顶部接触沟槽部分深入到本体区中预定的一个总本体-接触深度(TBCD)；

d) 制备：

d1）在顶部接触沟槽及源极-接触深度以下的侧壁中，制备一个重掺杂嵌入式本体注入区(EBIR)，其有一本体-接触深度(BCD)<总本体-接触深度(TBCD)；并且

d2）在顶部接触沟槽底面下方的子接触沟槽区(SCTZ)中，制备一个嵌入式香农注入区(ESIR, embedded Shannon implant region)；并且

e) 制备一个金属层：

e1）与嵌入式香农注入区、本体区以及源极区接触；并且

e2）填充顶部接触沟槽，并且覆盖电介质区

从而仅仅通过一次刻蚀顶部接触沟槽，就完成了与肖特基二极管集成的MOSFET的制备。

上述的方法，其中，制备重掺杂的嵌入式本体注入区和嵌入式香农注入区包括：

d11）注入重掺杂嵌入式本体注入区，同时保持子接触沟槽区不含任何伴生本体-接触注入物；并且

d21） 在子接触沟槽区中注入嵌入式香农注入区。

上述的方法，其中，注入重掺杂嵌入式本体注入区，同时保持子接触沟槽区不含任何伴生本体-接触注入物包括：