[发明专利]利用简化的一次顶部接触沟槽刻蚀制备MOSFET与肖特基二极管集成的方法

权利要求书

1.一种用于与肖特基二极管集成的MOSFET的制备方法，用X-Y-Z笛卡尔坐标系表示，X-Y平面平行于其主半导体芯片平面，该方法包括： 

a) 在与半导体衬底重叠的外延层中，制备一个栅极沟槽，并且在其中沉积栅极材料；

b) 在外延层中，制备一个本体区，在本体区上方制备一个源极区，在栅极沟槽和源极区上方，制备一个电介质区；

c) 刻蚀顶部接触沟槽，其垂直侧壁限定了肖特基二极管剖面宽度：其中,

    c1）顶部接触沟槽通过电介质区和源极区，从而定义了一个源极-接触深度；并且

    c2）顶部接触沟槽部分深入到本体区中预定的一个总本体-接触深度；

d) 制备：

d1）在顶部接触沟槽及源极-接触深度以下的侧壁中，制备一个重掺杂嵌入式本体注入区，其有一本体-接触深度<总本体-接触深度；并且

d2）在顶部接触沟槽底面下方的子接触沟槽区中，制备一个嵌入式香农注入区；并且

e) 制备一个金属层：

     e1）与嵌入式香农注入区、本体区以及源极区接触；并且

     e2）填充顶部接触沟槽，并且覆盖电介质区

从而仅仅通过一次刻蚀顶部接触沟槽，就完成了与肖特基二极管集成的MOSFET的制备。

2. 如权利要求1所述的方法，其特征在于，制备重掺杂的嵌入式本体注入区和嵌入式香农注入区包括：

d11）注入重掺杂嵌入式本体注入区，同时保持子接触沟槽区不含任何伴生本体-接触注入物；并且

d21） 在子接触沟槽区中注入嵌入式香农注入区。

3. 如权利要求2所述的方法，其特征在于，注入重掺杂嵌入式本体注入区，同时保持子接触沟槽区不含任何伴生本体-接触注入物包括：

d111) 在顶部接触沟槽的侧壁上，制备水平壁厚为HWT_LS的较低隔片子层，在顶部接触沟槽的底面上和电介质区上，较低隔片子层的垂直壁厚为VWT_LS，其中VWT_LS与HWT_LS基本相等；

d112) 在较低隔片子层上，制备一个上部隔片子层，在顶部接触沟槽的侧壁上方上部隔片子层具有水平壁厚HWT_US，在顶部接触沟槽的底面上方，上部隔片子层具有一个底部垂直壁厚LVWT_US，在电介质区上方，上部隔片子层具有一个上部垂直壁厚UVWT_US，其中UVWT_US与HWT_US基本相等，且LVWT_US>>HWT_US；

d113) 选择较低隔片子层材料和上部隔片子层材料使：

较低隔片子层会使之后的本体-注入束通过传输，然而上部隔片子层凭借较大的层厚，会阻止之后的本体-注入束通过传输；并且

较低隔片子层作为后续的上部隔片子层-刻蚀过程的刻蚀终点；

d114)本体-注入束与Z轴呈本体-注入倾斜角BITA，通过HWT_US + HWT_LS的组合壁厚，注入重掺杂嵌入式本体注入区，同时，由于LVWT_U S >> HWT_US的关系，保持子接触沟槽区不含任何伴生的本体-接触注入物，从而避免因伴生的本体-接触注入物在子接触沟槽区中桥接嵌入式本体注入区而必须使用一个额外刻蚀过程加以除去；并且

d115) 接下来通过上部隔片子层-刻蚀工艺和较低隔片子层-刻蚀工艺，除去上部隔片子层 和较低隔片子层。

4. 如权利要求3所述的方法，其特征在于，LVWT_US>3*HWT_US。

5. 如权利要求3所述的方法，其特征在于：

较低隔片子层材料为氮化硅，上部隔片子层材料为高密度等离子沉积氧化硅；

VWT_LS为100至500埃；

UVWT_US小于0.1微米，而LVWT_US为0.3至0.4微米；并且

本体-注入倾斜角为15至30度。