[发明专利]EEPROM存储器

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种电可擦可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM）。

背景技术

现有单端EEPROM存储器的单元结构基于采用电流检测的方式进行状态读取的结构设计的，如单元结构的编程状态或擦除状态的检测都是通过对电流进行检测实现。由于采用电流检测的方式进行状态读取，这会使得现有EEPROM存储器的单元结构的读取电路的设计变得复杂，对读取电路的精度的要求也较高，有时甚至需要采用带有智能写或擦除功能的软件来进行读取，这样能够补充由于单元结构的非挥发性晶体管的阈值电压VT的漂移给耐久性（endurance）带来的不利影响，耐久性为非挥发性晶体管所能耐受的读取次数，从而能够增加非挥发性晶体管耐久性的衰减率和工艺角的波动。采用软件进行读取时需要采用复杂的算法以及需要采用微控制器进行操作，这会使得串行EEPROM产品特别是低密度串行EEPROM产品的面积、待机电流（ISB）和动态电流（ICC）的负担都比较重，即不利于面积、待机电流（ISB）和动态电流（ICC）的减小。

为了克服上述现有单端EEPROM存储器的上述缺陷，现有技术中也采用了一种具有差分结构的EEPROM存储器，现有差分结构EEPROM的单元结构中采用了两个存储单元来存储一位即1bit信息。但是差分结构EEPROM的单元结构的读取也是通过电流检测的方式进行。这种差分结构能够提高存储器在寿命末期（EOL）的读写窗口，也能包容更多的单元结构的电流的变化。但是，现有差分结构EEPROM的单元结构的读取方式还是基于电流检测方式的读取，这种电流检测方式所采用的外围电路和现有单端EEPROM存储器的相同，而且现有差分结构EEPROM会造成面积增加约1倍，这降低了集成度并提高的成本。

发明内容

本发明所要解决的技术问题是提供一种EEPROM存储器,读取方式简单、能简化外围的读取电路，能提高存储器的EOL的读写窗口、提高可靠性，能降低存储器的面积、提高集成度，能提高存储器的读取速度。

为解决上述技术问题，本发明提供的EEPROM存储器的单元结构包括两个非挥发性晶体管和两个选通晶体管，令两个所述非挥发性晶体管分别为第一非挥发性晶体管和第二非挥发性晶体管，令两个所述选通晶体管分别为第一选通晶体管和第二选通晶体管。

两个所述非挥发性晶体管的栅极都连接相同的第一字线，两个所述选通晶体管的栅极都连接相同的第二字线。

所述第一非挥发性晶体管的漏极连接第一位线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的源极和源线之间，所述第二非挥发性晶体管的漏极连接第二位线，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的源极和源线之间；或者，所述第一非挥发性晶体管和所述第二非挥发性晶体管的源极都连接所述源线，所述第一选通晶体管的源漏极连接在所述第一非挥发性晶体管的漏极和所述第一位线之间，所述第二选通晶体管的源漏极连接在所述第二非挥发性晶体管的漏极和所述第二位线之间。

所述单元结构通过两个所述非挥发性晶体管所存储的信息的组合实现信息存储，由所述第一非挥发性晶体管所存储的信息1和所述第二非挥发性晶体管所存储的信息0的组合形成所述单元结构所存储的信息1或0中的一个，由所述第一非挥发性晶体管所存储的信息0和所述第二非挥发性晶体管所存储的信息1的组合形成所述单元结构所存储的信息1或0中的另一个；即所述单元结构的两个所述非挥发性晶体管所存储的信息状态总是相反的，即所述单元结构所存储的1或0信息分别由（1，0）或（0，1）确定，括号中两位数据分别对应于两个所述非挥发性晶体管所存储的信息。

在读取状态下，两个所述选通晶体管导通，所述第一位线和所述源线之间的导通关系由所述第一非挥发性晶体管所存储的信息决定，所述第二位线和所述源线之间的导通关系由所述第二非挥发性晶体管所存储的信息决定，在所述单元结构所存储的信息为1或0时，所述第一位线和所述第二位线中有一根和所述源线连通并使相连的两根线的电位相等、所述第一位线和所述第二位线中另一根和所述源线不连通，通过读取所述第一位线和所述第二位线的电位差实现所述单元结构所存储的信息1或0的读取；由于本发明的两个所述非挥发性晶体管所存储的信息状态总是相反的，这样使得本发明的两根位线之间总存在电位差，故本发明是通过读取两根位线之间的电位差实现数据读取的，和现有技术中的采用电流测量读取的方式不同。