[发明专利]一种测试方法和测试结构在审
申请号: | 201310693671.6 | 申请日: | 2013-12-17 |
公开(公告)号: | CN104716124A | 公开(公告)日: | 2015-06-17 |
发明(设计)人: | 张步新;蔡孟峰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 高伟;赵礼杰 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 测试 方法 结构 | ||
1.一种测试方法,其特征在于,所述方法包括:
步骤S101:利用第一掩膜和第二掩膜对导电膜层进行图形化以形成功能图案与测试结构,所述测试结构包括与所述第一掩膜相对应的第一导线以及与所述第二掩膜相对应且分别位于所述第一导线两侧的第二导线和第三导线,其中,所述第一导线与所述第二导线之间形成第一电容,所述第一导线与所述第三导线之间形成第二电容,并且,所述第一电容的设计值与所述第二电容的设计值相同;
步骤S102:测量所述第一电容的实际值C1与所述第二电容的实际值C2;
步骤S103:比较所述第一电容的实际值C1与所述第二电容的实际值C2是否相同,并根据比较的结果对所述进行图形化的工艺是否发生偏移进行判断。
2.如权利要求1所述的测试方法,其特征在于,在所述步骤S101中,所述导电膜层为同一导电膜层,所述第一掩膜和第二掩膜为双重图形技术中对同一导电膜层进行图形化时所采用的两个掩膜;或者,所述导电膜层包括上下两层不同的导电膜层,所述第一掩膜和第二掩膜分别为用于对下层导电膜层和上层导电膜层进行图形化的两个掩膜。
3.如权利要求1所述的测试方法,其特征在于,
在所述步骤S101中,所述第一导线、所述第二导线与所述第三导线相互平行并沿X方向延伸,所述第一导线的端点延伸至所述第二导线的端点以及所述第三导线的端点之外以保证X方向的偏移不会造成所述第一电容的实际值C1以及所述第二电容的实际值C2的变化;并且,所述第三导线、所述第一导线与所述第二导线沿Y方向的正方向依次排列,其中Y方向为与X方向相垂直的方向;
在步骤S103中,如果所述第一电容的实际值C1与所述第二电容的实际值C2不同,则所述进行图形化的工艺在Y方向发生了位移。
4.如权利要求3所述的测试方法,其特征在于,所述X方向为水平方向或竖直方向。
5.如权利要求3所述的测试方法,其特征在于,在所述步骤S103 中,还根据所述第一电容的实际值C1与所述第二电容的实际值C2对所述进行图形化的工艺在Y方向的实际偏移方向进行判断,其中,当C1大于C2时所述进行图形化的工艺沿Y方向的正方向偏移,当C1小于C2时所述进行图形化的工艺沿Y方向的负方向偏移,当C1等于C2时所述进行图形化的工艺沿Y方向不发生偏移。
6.如权利要求3所述的测试方法,其特征在于,所述第一导线与所述第二导线的距离的设计值以及所述第一导线与所述第三导线的距离的设计值相同并且均为d,在所述步骤S103中,还根据所述第一电容的实际值C1与所述第二电容的实际值C2以及所述d计算所述进行图形化的工艺在Y方向的位移⊿y,其中,⊿y=[(C1-C2)/(C1+C2)]*d,其中,d大于0,C1大于0,且C2大于0。
7.如权利要求1所述的测试方法,其特征在于,在所述测试结构中,所述第一导线为U形结构,且所述U形结构的两个侧边平行于所述第二导线与所述第三导线。
8.如权利要求1所述的测试方法,其特征在于,所述第一导线、第二导线和第三导线均连接至焊盘区,且分别与第一焊盘、第二焊盘以及第三焊盘相连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;,未经中芯国际集成电路制造(上海)有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310693671.6/1.html,转载请声明来源钻瓜专利网。