[发明专利]基于FPGA的仿效ADC的方法及装置

权利要求书

1.一种基于FPGA的仿效ADC的方法，其特征在于包括以下具体步骤：

基于FPGA，采用VHDL硬件描述语言编写RTL级代码进行模块化设计，对ADC的部分功能进行仿效，所述ADC的部分功能包括：通过串行外设接口对ADC的配置寄存器进行读写操作，通过配置寄存器的值对ADC的测试模式及参数进行调整，ADC的数字输出端的输出信号具有特定时序。

2.如权利要求1所述的基于FPGA的仿效ADC的方法，其特征在于，所述测试模式及参数包括：固定数模式及其对应参数，水平渐变数模式及其对应参数，垂直渐变数模式及其对应参数，条纹数模式及其对应参数。

3.如权利要求2所述的基于FPGA的仿效ADC的方法，其特征在于，所述固定数模式为：ADC固定输出n位全0至n位全1之间的任何一个数值，其中，n为ADC的转换精度；所述固定数模式的对应参数为ADC固定输出的数值。

4.根据权利要求3所述的基于FPGA的仿效ADC的方法，其特征在于，所述水平渐变数模式为：ADC循环输出1行数据，1行数据分为若干组，每组中的数据相同，这些组按照组中数据的大小由小到大排列；所述水平渐变数模式的对应参数为：1行的数据个数和第1组的数据大小，每组包含的数据个数，以及相邻两组数据大小之差。

5.如权利要求4所述的基于FPGA的仿效ADC的方法，其特征在于，所述垂直渐变模式为：ADC循环输出1页数据，1页数据横向分为若干组，每组数据分为若干行，每组中的数据相同，这些组按照组中数据的大小由小到大排列；所述垂直渐变模式的对应参数为：每组包含的行数，1行的数据个数，每组数据的大小，第1组的数据大小，以及相邻两组数据大小之差。

6.如权利要求5所述的基于FPGA的仿效ADC的方法，其特征在于，所述条纹数模式及对应参数为：ADC循环输出1行数据，1行数据分为若干组，1行中有大小不同的2种数据，每组含1种数据，相邻两组数据不同，这些组交替排列；所述条纹数模式的对应参数为：1行的数据个数和2种数据的大小，每组包含的数据个数。

7.如权利要求6所述的基于FPGA的仿效ADC的方法，其特征在于，所述ADC的数字输出端的输出信号所具有特定时序包括：

输出模数转换后的数据或者测试模式输出的数据相对于采样时钟有固定延迟；

模数转换后的数据或者测试模式输出的数据相对于后续电路接收数据所用的时钟满足建立时间关系。

8.一种基于FPGA的仿效ADC的装置，其特征在于，包括：

串行外设接口模块，用于对仿效ADC的配置寄存器进行读写操作，所述仿效ADC为权利要求1中所述采用VHDL硬件描述语言编写RTL级代码完成的总体模块化设计；

测试模式模块，用于根据仿效ADC的测试模式及参数，产生并输出测试模式的输出数据，所述测试模式及参数包括固定数模式及对应参数、水平渐变数模式及对应参数、垂直渐变数模式及对应参数、条纹数模式对应参数，所述测试模式的输出数据为ADC在不同的测试模式下产生的不同数据输出；

时序模拟模块，用于模拟ADC的数字输出端的信号的特定时序。

9.根据权利要求8所述的基于FPGA的仿效ADC的装置，其特征在于，所述特定时序包括：

输出模数转换后的数据或者测试模式输出的数据相对于采样时钟有固定延迟；

模数转换后的数据或者测试模式输出的数据相对于后续电路接收数据所用的时钟满足建立时间关系。

10.如权利要求8所述的基于FPGA的仿效ADC的装置，其特征在于，所述测试模式及参数包括：固定数模式及其对应参数，水平渐变数模式及其对应参数，垂直渐变数模式及其对应参数，条纹数模式及其对应参数。