[发明专利]通过电子束光刻利用单次曝光限定多层图案的方法有效
| 申请号: | 201310682235.9 | 申请日: | 2013-12-13 |
| 公开(公告)号: | CN104157565A | 公开(公告)日: | 2014-11-19 |
| 发明(设计)人: | 卢彦丞;石志聪;游信胜;陈政宏;严涛南 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/3105 | 分类号: | H01L21/3105;G03F7/20 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 通过 电子束光刻 利用 曝光 限定 多层 图案 方法 | ||
相关申请交叉引用
本专利申请是于2013年5月31日提交的标题为“Method To Define Multiple Layer Patterns Using A Single Exposure”的美国申请第13/906,795号的部分继续申请,并且要求于2013年5月14日提交的标题为“Method to Define Multiple Layer Patterns Using a Single Exposure”的美国临时申请第61/823,312号的优先权。本申请也与2013年9月18日提交的标题为“Photomask with Three States for Forming Multiple Layer Patterns with a Single Exposure”的美国专利申请第14/030,755号相关。其全部内容结合于此作为参考。
技术领域
本发明总体涉及半导体,更具体地,涉及半导体的光刻方法。
背景技术
半导体集成电路(IC)产业经历了快速发展。IC材料和设计中的技术进步已经产生了很多代IC,其中,每一代IC都具有比前一代IC更小和更复杂的电路。然而,这些进步已经增大了处理和制造IC的复杂性,为了实现这些进步,需要IC处理和制造中有类似的发展。在集成电路的发展过程中,功能密度(即,每一芯片面积上互连器件的个数)已普遍增加,同时几何尺寸(即,使用制造工艺可制造的最小部件(或线))已减小。
IC通常由一序列的材料层形成,通过光刻工艺图案化其中的一些材料层。重要的是图案化的层要适当地与邻近的层对准或套准。鉴于现代IC的几何尺寸逐渐减小,适当的对准和覆盖变得更加困难。此外,下层衬底(诸如,半导体晶圆)的表面形貌影响光刻成像质量,并且还降低邻近材料层之间的套准容差。此外,光刻工艺对于总制造成本(包括处理时间和工艺中使用的掩模(也称为光掩模)的成本)具有显著影响。因此,需要一种光刻方法以解决上述问题。
发明内容
本发明提供了一种方法,包括:在衬底上形成第一光刻胶层;在第一光刻胶层上方形成第二光刻胶层;以及对第一光刻胶层和第二光刻胶层执行电子束光刻曝光工艺,从而在第一光刻胶层中形成第一潜在部件并且在第二光刻胶层中形成第二潜在部件。
优选地,执行电子束光刻曝光工艺包括:使用具有三个剂量级的剂量图来执行电子束光刻曝光工艺。
优选地,剂量图包括限定第一主要部件的第一剂量级和限定第二主要部件的第二剂量级,第一主要部件被设计为由第一光刻胶层中的第一潜在部件形成,第二主要部件被设计为由第二光刻胶层中的第二潜在部件形成。
优选地,执行电子束光刻曝光工艺包括:使用第一剂量级写入第一主要部件并且使用小于第一剂量级的第二剂量级写入第二主要部件。
优选地,剂量图包括限定背景区的第三剂量级,并且第三剂量级为零。
优选地,该方法还包括:使第一光刻胶层显影以由第一潜在部件形成第一主要部件;以及使第二光刻胶层显影以由第二潜在部件形成第二主要部件。
优选地,在形成第一光刻胶层之前还包括:在衬底上形成第一材料层;以及在第一材料层上形成第二材料层。
优选地,在使第一光刻胶层显影和使第二光刻胶层显影之后还包括:将第一主要部件转印至第一材料层;以及将第二主要部件转印至第二材料层。
优选地,衬底是掩模衬底;第一材料层是钼硅(MoSi)层;以及第二材料层是铬(Cr)层。
优选地,衬底是半导体衬底;第一材料层是第一介电材料层;第二材料层是第二介电材料层;将第一主要部件转印至第一材料层包括在第一材料层中形成通孔沟槽;以及将第二主要部件转印至第二材料层包括在第二材料层中形成金属线沟槽。
优选地,第一光刻胶层具有第一曝光阈值;以及第二光刻胶层具有小于第一曝光阈值的第二曝光阈值。
优选地,该方法还包括:在第一光刻胶层与第二光刻胶层之间形成材料层,材料层对在电子束光刻曝光工艺中使用的电子束辐射不敏感,并且使电子束辐射衰减。
优选地,材料层包括通过低温沉积并且选自由氧化硅、氮化硅和氮化钛组成的组中的介电材料。
优选地,在从衬底向上看时,第二潜在部件与第一潜在部件重叠。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310682235.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件的形成方法
- 下一篇:去胶机
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





