[发明专利]电子封装模块及其制造方法在审
| 申请号: | 201310682030.0 | 申请日: | 2013-12-13 |
| 公开(公告)号: | CN104716102A | 公开(公告)日: | 2015-06-17 |
| 发明(设计)人: | 陈仁君;施百胜 | 申请(专利权)人: | 环旭电子股份有限公司 |
| 主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/552;H01L21/56;H05K9/00 |
| 代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 李昕巍;赵根喜 |
| 地址: | 201203 上海市张江高*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电子 封装 模块 及其 制造 方法 | ||
技术领域
本发明有关于一种电子封装模块及其制造方法。
背景技术
目前常见的电子封装模块大多为在使用封装材料封装各种电子元件,电子产品的功能越来越多,所以电子封装模块内部所整合的电子元件的种类也越来越多。因此,不同的电子元件之间的电磁波彼此容易交互影响。
一般而言,为降低各种电子元件所产生的的电磁干扰效应与射频干扰效应,通常会在电子封装模块内设计一内电磁遮蔽(Electromagnetic Interference,EMI)层以隔绝不同的电子元件。或者是,在电子封装模块外部装设一金属盖(Metal lid)。
不过,在微型化的趋势下,整体的电子封装模块的封装密度越来越高,在电子封装模块内设计内电磁遮蔽层难度将变得较高。另外,在电子封装模块外部设置金属盖将使得整体封装体积增加。
发明内容
本发明实施例提供一种电子封装模块,其包括隔间遮蔽结构用以隔绝电子元件之间的电磁干扰效应。
本发明实施例提供一种电子封装模块,所述电子封装模块包括电路层、多个电子元件、封装体、隔间遮蔽结构、至少一接地结构以及电磁遮蔽层。电路层包括至少一接地垫。电子元件与该电路层电性连接。封装体覆盖至少一电子元件,其中封装体中形成有一沟槽以将封装体区隔出至少二封装隔间。隔间遮蔽结构配置沟槽中且位于这些封装隔间之间,且隔间遮蔽结构与接地垫电性连接。电磁遮蔽层配置该封装体的表面且与接地垫电性连接。
本发明实施例提供一种电子封装模块的制造方法,用以改进对现有电子封装模块的工艺。
本发明实施例提供一种电子封装模块的制造方法,所述电子封装模块的制造方法包括配置多个电子元件于一载板的表面。设置封装体于载板的表面且包覆于这些电子元件。分离载板与封装体。形成多个第一沟槽以及多个第一接地沟槽于封装体的一第一面。形成导电材料于封装体的第一面、这些第一沟槽内以及该多个第一接地沟槽内,以形成一导电层以及多个接地结构。图案化位于封装体的第一面的导电层以形成一电路层,其中电路层包括至少一接地垫,其中该至少一接地垫电性连接该多个接地结构。形成多个对应于这些第一沟槽的第二沟槽于封装体的第二面,而第二面相对于第一面。将导电材料形成于这些第二沟槽内并与这些第一沟槽内部的导电材料电性连接,以形成至少一隔间遮蔽结构于这些第一沟槽以及这些第二沟槽中。于封装体的第二面对应这些接地结构处进行切割,以分离成多个封装单元。将导电材料形成于封装单元的侧面及表面以形成一电磁遮蔽层,而电磁遮蔽层与接地垫电性连接。
本发明实施例提供一种电子封装模块的制造方法,所述电子封装模块的制造方法包括配置多个电子元件于一载板的表面。设置封装体于载板的表面且包覆于这些电子元件。分离载板与封装体。形成多个第一沟槽以及多个第一接地沟槽于封装体的一第一面。形成导电材料于封装体的第一面、这些第一沟槽内以及该多个第一接地沟槽内,以形成一导电层。图案化位于封装体的第一面的导电层以形成一电路层,其中电路层包括至少一接地垫,其中至少一接地垫电性连接这些接地结构。形成多个对应于这些第一沟槽的第二沟槽于封装体的第二面,形成多个对应于这些第一接地沟槽的第二接地沟槽于封装体的一第二面,而第二面相对于第一面。将导电材料形成于这些第二沟槽内并与这些第一沟槽内部的导电材料电性连接,以形成至少一隔间遮蔽结构于这些第一沟槽以及这些第二沟槽中,将导电材料形成于这些第二接地沟槽内并与这些第一接地沟槽内部的导电材料电性连接,以形成多个接地结构,而接地结构位于这些第一接地沟槽以及这些第二接地沟槽中。于封装体的第二面对应这些接地结构处进行切割,以分离成多个封装单元。将导电材料形成于封装单元的侧面及表面以形成一电磁遮蔽层,而电磁遮蔽层与接地垫连接。
综上所述,本发明实施例提供电子封装模块的制造方法,所述电子封装模块的制造方法通过黏附电子元件于载板的表面,且在载板的表面设置封装体以包覆于电子元件。分离载板与封装体。而后,形成第一沟槽于封装体的第一面,填置导电材料于封装体的第一面以及第一沟槽的表面,以形成导电层。随后,图案化位于导电层以形成电路层,从而电路层直接形成封装体上而非形成于电路基板上,进而得以降低封装体积。接着,形成第二沟槽于封装体的第二面,且第二沟槽与第一沟槽相连通。形成隔间遮蔽结构于第一沟槽以及第二沟槽中,用以降低封装隔间之间的电磁干扰效应与射频干扰效应。形成一电磁遮蔽层,而电磁遮蔽层与接地垫连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于环旭电子股份有限公司;,未经环旭电子股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310682030.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:具有用于减小电磁耦合的隔离墙的半导体封装
- 下一篇:半导体装置的制造方法





