[发明专利]一种基于FPGA的速度自适应测量装置

说明书

技术领域

本发明涉及伺服驱动及控制系统的速度测量领域，更具体的说是涉及一种基于增量式光电编码器的速度检测和基于FPGA的速度自适应测量装置。

背景技术

目前，增量式光电编码器在工业自动化、航空、汽车、数控机床、加工中心、导航系统、机器人等许多领域得到了广泛应用，它被用来作速度反馈和位置反馈的测量。目前，处理光电编码器信号实现速度测量方法主要有T法、M法、M／T法。T法的原理是测量相邻两个反馈脉冲的时间间隔；M法的原理是测量单位时间间隔内的反馈脉冲数；M／T法原理是同时测量规定时间间隔内反馈脉冲数和该时间间隔内整数个脉冲数下的时间。T法适用于低速测量场合，M法适用于高速测量场合，M／T法在整个转速范围内都有较好的准确性。但是低速时M／T法检测时间较长，无法满足速度检测系统的快速动态响应的要求，并且采用上述3种方法进行速度测量时不能根据不同的速度自适应地改变测量周期。

为了使速度测量周期能够根据不同速度自适应地改变，国内外研究人员对基于增量式光电编码器的速度测量进行了大量研究。中国专利公开号CNl02680726A，公开日2012年09月19日，发明创造的名称为一种用于电机转速测量的高精度自适应装置，该申请公开了基于FPGA的电机转速自适应测量方法，该方法通过预估正交信号的周期来自适应地改变转速测量周期；美国电气和电子工程师协会(IEEE)TRANSACTIONS ON INSTRUMENTATIONAND MEASUREMENT的《High-Performance Position Detection and Velocity Adaptive Measurement for Closed-Loop Position Control》(1998年08月第47卷第4期)和《Adaptive High-Performance Velocity Evaluation Based on a High-Resolution Time-to-Digital Converter》(2008年09月第57卷第9期)都公开了一种基于FPGA的速度自适应测量方法，该方法通过预估正交信号的周期来自适应地改变速度测量周期；Elsevier Science的Microprocessors and Microsystems第24卷的《Accurate velocity evaluation using adaptive sampling interval》公开了一种基于FPGA的速度自适应测量方法，该方法通过对时间计数器的高M位进行译码获得下一个速度测量周期的脉冲计数器的初始值，从而自适应地改变速度测量周期。以上提到的文献具有以下共同的不足之处：

(1)速度测量周期长，低速测量时都在几十毫秒以上，高速测量时是都在几毫秒以上。而一些高实时系统的速度控制周期只有几个毫秒(比如伺服驱动器的速度环周期)，故现有的速度自适应测量方法远远不能满足高实时系统的要求。

(2)现有的速度自适应测量方法的速度测量周期在临界速度附近跳变，使临界速度附近的速度检测不稳定。

(3)现有技术中，用于测量时间的高速时钟频率一直保持不变。在满足测量精度要求的前提下，适当降低低速段的高速时钟频率可以减小系统的功耗。

发明内容

本发明目的是为解决速度测量周期长、速度测量周期在临界速度附近跳变以及测量时间的高速时钟频率一直保持不变的问题，从而提出了一种基于FPGA的速度自适应测量装置。

本发明的技术方案概述如下：

一种基于FPGA的速度自适应测量装置，至少包括晶振电路1、编码器接口及调理电路2、FPGA芯片3和微处理器4；所述FPGA芯片3至少包括四倍频单元31、分频器A32、延时单元33、计数器34、零速度检测单元35、锁存器A36、自适应控制器37、锁存器B38和总线接口单元39；所述自适应控制器37至少包括译码器A371、判别器372、译码器B373、分频器B374和锁存器C375。

所述锁存器A36输出的时间计数值Tn分别输入到自适应控制器37和总线接口单元39；所述自适应控制器37输出的分频系数指数Pe分别输入到分频器A32和锁存器B38；所述自适应控制器37输出的时钟分频系数指数Te输入到总线接口单元39；所述自适应控制器37输出的时钟信号Dclock输入到计数器34的输入端clk；所述锁存器B38输出的分频系数指数Pn分别输入到自适应控制器37和总线接口单元39。