[发明专利]借由蚀刻掩模多侧的半导体设备分辨率增强

说明书

技术领域

本发明关于半导体设备，且尤关于借由蚀刻掩模多侧的半导体设备分辨率增强。

背景技术

在半导体装置制造中，可例如利用供芯片堆栈使用的基底穿孔(through-substrate via;TSV)达到三维(3D)整合。第一金属(例如铜)层与接触层之间的连接通孔对于达成此类整合是一种有用的方法，对20奈米(nm)以下的技术而言尤其如此。故期望对这些连接通孔达到最小间距(pitch)及最小关键尺寸(CD)而在接触件与第一金属层之间产生尽可能多的连接件。目前用于形成高密度(tightly packed)连接通孔的作法是在双图案程序中使用两个分划板(reticle)，以便在金属与TSV层之间完成期望的连接点(points of connectivity)。

对于在半导体装置中提升通孔连接覆盖率(coverage)所需要的是用于提供分辨率增强的更好设施。对此尤其有用的一种应用是在半导体装置的基底穿孔(TSV)顶部最大化通孔连接覆盖率。

发明内容

透过提供包括置于掩模第一侧上的多个第一相移区；以及置于掩模第二侧上的多个第二相移区的掩模，得以克服先前技术的缺点并且提供额外优点。

另外，提供一种方法，包括例如形成置于掩模第一侧上的多个第一相移区；以及形成置于掩模第二侧上的多个第二相移区。

还有，提供一种半导体装置制造方法，包括在半导体装置中制造多个通孔，此制造包括取得包括例如置于掩模第一侧上的多个第一相移区、和置于掩模第二侧上的多个第二相移区的掩模；以及令掩模遭受电磁辐射的曝照，所述曝照对于将所述多个通孔印制在所述半导体装置的基底上起作用(operative)。

另外的特征及优点透过本发明的概念予以实现。本发明的其它具体实施例及态样是详述于本文并且视为所主张发明专利权的一部分。

附图说明

本发明的一或多个态样予以特别指出并且清楚地主张作为本说明书权利要求中的实施例。本发明的前述及其它目的、特征、以及优点经由下文的详细说明配合附图将显而易知，其中：

图1是光刻系统的一个实施例的概要图；

图2A是具有数组型蚀刻区用于在晶圆上生产数组型通孔布局的掩模的一个实施例；

图2B是图2A的掩模沿着划线2A-2A’的剖面侧视图；

图2C是沿着划线2A-2A’而取穿过图2A的掩模的光的强度截面(intensity profile)的示意图；

图3A是根据本发明一或多个态样的掩模的一个实施例；

图3B是图3A的掩模沿着划线3A-3A’的剖面侧视图；

图3C是沿着划线3A-3A’光穿过图3A的掩模的强度截面的概要图；

图4是根据本发明的一或多个态样具有不同宽度的相移区的掩模的剖面侧视图；

图5描述掩模的一部分，表示具有其宽度及间距的蚀刻区；

图6A根据本发明的一或多个态样描述使用掩模完成改良型间距的实施例；以及

图6B根据本发明的一或多个态样描述使用掩模完成增加蚀刻尺寸的实施例。

主要组件符号说明

100  光刻系统

102  晶圆

104  室体

106  辐射源

108  聚光透镜总成

110  掩模或划分板

112  物透镜总成

114  工作台

116  基底

118  层件

120  光阻层

122  透明或半透明基底

124  不透明或图案化层

200  掩模

202  不透明材料

204  蚀刻区

206  半透明基底

300  相移掩模

302  不透明材料

304  第一相移区

306  半透明基底

308  第二相移区

402  不透明阻障材料

402a 不透明材料

402b 不透明材料

404  第一相移区

404a 第一相移区

404b 第一相移区

408  第二相移区

408a 第二相移区

502  掩模

504  蚀刻区

604a 第一相移区

604b 第一相移区