[发明专利]一种改善漏电的射频LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体器件，特别是涉及一种LDMOS（横向扩散MOS晶体管）器件。

背景技术

请参阅图1，这是一种现有的射频LDMOS器件。在p型硅衬底1之上具有p型轻掺杂外延层2。在该外延层2中具有n型漂移区6和p型沟道区7。在漂移区6中具有n型重掺杂漏极8b，在漏极8b之上具有漏极金属硅化物11b。在沟道区7中具有n型重掺杂源极8a和p型重掺杂体区引出端9，这两者之上具有源极金属硅化物11a。除了源极金属硅化物11a、漏极金属硅化物11b的位置，在外延层2、漂移区6、沟道区7、源极8a、漏极8b和体区引出端9之上都具有栅氧化层3。在部分的栅氧化层3之上具有多晶硅栅极4，其在部分外延层2、部分漂移区6和部分沟道区7的正上方。除了源极金属硅化物11a、漏极金属硅化物11b和栅极4的位置，在栅氧化层3之上具有硅化物阻挡层10。在栅极4的两侧具有侧墙10a。硅化物阻挡层10与侧墙10a连为一体。在栅极4之上具有栅极金属硅化物11c。在硅化物阻挡层10和侧墙10a、源极金属硅化物11a、漏极金属硅化物11b、栅极金属硅化物11c之上具有屏蔽环介质层12。在部分的屏蔽环介质层12上具有金属法拉第屏蔽环14a。金属法拉第屏蔽环14a的第一部分在靠近漏极8b的部分栅极4的正上方，第二部分在靠近漏极8b的侧墙10a的正上方，第三部分在部分漂移区6的正上方。前述所有结构都被金属前介质15所覆盖。

将上述器件的各部分结构的掺杂类型变为相反，也是可行的。

所述金属法拉第屏蔽环通常采用硅化钨（WSi₂）材料。其设置在漏端一侧，其作用是利用场板效应，降低尖峰电场，增加耐压，提高热载流子注入抵抗力，降低密勒电容。但是金属法拉第屏蔽环位于栅极之上的部分较高、位于漂移区之上的部分较低，呈现台阶状。由于现有制造方法将金属法拉第屏蔽环直接形成于屏蔽环介质层之上，使得其往往在台阶处断裂而存在缝隙，有时在台阶处金属法拉第屏蔽环与屏蔽环介质层之间还会出现空洞，导致屏蔽不完全，从而影响整个器件的可靠性。

在射频LDMOS器件中，为了获得较小的栅极电阻，需要将栅极上的金属硅化物做厚。由于源极、漏极和栅极上的金属硅化物是同一步骤中淀积和形成的，导致源极和漏极上的金属硅化物过厚，大量消耗了源极和漏极的n型重掺杂硅，从而导致射频LDMOS器件在反向击穿时有较大的漏电流，击穿电压也不够稳定，使得器件可靠性降低。

发明内容

本申请所要解决的技术问题是提供一种新型的射频LDMOS器件结构，可以解决台阶状金属法拉第屏蔽环的屏蔽不完全的问题，还能保证栅极电阻较低而又避免漏极的重掺杂硅被大量消耗而导致漏电。

为解决上述技术问题，本申请改善漏电的射频LDMOS器件在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层；

在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端；

在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环；

所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料；

所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。

本申请改善漏电的射频LDMOS器件的制造方法包括如下步骤：

第1步，在第一掺杂类型的硅衬底上外延生长出第一掺杂类型的外延层；

第2步，在外延层上先热氧化生长出栅氧化层，再淀积一层多晶硅；

第3步，采用光刻和刻蚀工艺将多晶硅刻蚀成多晶硅栅极，对多晶硅栅极两侧或漏端一侧下方的外延层注入第二掺杂类型的杂质，形成漂移区；

第4步，采用光刻和离子注入工艺对多晶硅栅极源端一侧下方的外延层注入第一掺杂类型的型杂质，形成沟道区；

第5步，采用光刻和离子注入工艺，在沟道区、漂移区中分别形成第二掺杂类型的源极、漏极，还在沟道区中形成第一掺杂类型的体区引出端；

第6步，淀积硅化物阻挡层，对其干法反刻在多晶硅栅极的两侧形成侧墙，在多晶硅栅极和栅氧化层上仍保留硅化物阻挡层；

第7步，采用光刻和刻蚀工艺暴露源极和体区引出端的至少部分表面、多晶硅栅极的至少部分表面，在这些表面分别形成源极金属硅化物、栅极金属硅化物；

第8步，淀积屏蔽环介质层；

第9步，采用光刻和刻蚀工艺暴露漏极的至少部分表面；

第10步，淀积粘附层，至少将漏极上方的沟槽或孔填充满；

第11步，淀积一层金属；