[发明专利]垂直DMOS晶体管

说明书

技术领域

本发明涉及半导体器件，尤其是垂直DMOS晶体管。

背景技术

由于横向双扩散金属-氧化物-半导体（LDMOS）晶体管的高击穿电压性能，以及对于低压器件的CMOS技术兼容，因此通常用于高压器件（＜10V至＞1000V）。图1表示传统的低端N-型LDMOS晶体管的剖面图。众所周知，增大漂流区的长度（用距离“d”表示），LDMOS晶体管的击穿电压也可以相应地增大。

图2表示传统的沟槽MOSFET器件的剖面图。在沟槽MOSFET器件中，栅极电极形成在沟槽中，通道形成在沿沟槽侧壁的垂直区中。因此，沟槽MOSFET器件是一个垂直晶体管器件，源极区在器件的顶部，漏极端在器件的背部。Williams等人发明的美国专利7,576,391也提出了一种横向沟槽MOSFET器件，用于控制通道电流的沟槽栅极在刻蚀后沟槽的侧边垂直向下。

发明内容

本发明提供一种垂直DMOS晶体管，增强了晶体管器件的强度和可靠性，晶体管器件可以拥有一个很宽的安全操作区，可以调节沟槽深度和侧壁漏极延伸物的掺杂水平，优化漏极节点和漏源导通电阻RdsON所加载的最高电压，而不会使器件间距明显增大，准垂直DMOS晶体管可以集成或作为一个单独的器件。

依据本发明的原理，准垂直双扩散MOS（DMOS）晶体管包含一个沿沟槽侧壁的垂直漏极电流通路。该沟槽可以引入一个导电场板，或者配置成一个沟槽漏极电极。在一些实施例中，垂直漏极电流通路连接到掩埋掺杂区，掩埋掺杂区将漏极电流水平引至沟槽漏极电极，构成一个顶端漏极电极。凭借顶端漏极电极，可以作为集成电路的一部分，集成准垂直DMOS晶体管。准垂直DMOS晶体管也可以作为一个带有背部漏极电极的单独器件。

依据本发明的另一方面，制备一个NMOS晶体管，漏极延伸物在沿沟槽侧壁的垂直漏极电流通路中。漏极延伸物具有降低栅极电极边缘处的漏极电压的作用，从而使低压NMOS晶体管可以接通或断开漏极节点上所加载的高压，而不会影响器件的可靠性。

在本发明的实施例中，准垂直DMOS晶体管包含一个横向通道，形成在栅极电极下方的半导体本体中，通过一个栅极电介质层，与栅极电极绝缘。沟槽形成在栅极电极的漏极端，并在此处形成轻掺杂的侧壁区，从而沿沟槽侧壁提供一个高电阻率的漏极延伸物通路。来自于横向通道的漏极电流在沟槽侧壁处拐弯，漏极电流沿轻掺杂侧壁区传导，构成垂直漏极电流通路。在这种情况下，延伸后的漏极漂流区形成在掺杂漏极电流通路中，以提高准垂直DMOS晶体管的击穿电压。

在一些实施例中，垂直电流通路连接到掩埋掺杂区，例如掩埋层，将漏极电流水平引至沟槽漏极电极。沟槽漏极电极作为导电填充沟槽，可以位于每个准垂直DMOS晶体管结构或并联准垂直DMOS晶体管结构阵列的预定义间隔处。

准垂直DMOS晶体管结构与传统的横向或垂直DMOS晶体管器件相比，具有很多优势。首先，本发明所述的准垂直DMOS晶体管具有一个很深的结，在沟槽底部而不是在栅极边缘处击穿。因此，栅极电极的漏极边缘无法承受过高的电压。高电场位于P-阱本体的底部。在这种情况下，热载流子注入被提升。从而增强了晶体管器件的强度和可靠性，晶体管器件可以拥有一个很宽的安全操作区。此外，可以调节沟槽深度和侧壁漏极延伸物的掺杂水平，优化漏极节点和漏源导通电阻RdsON所加载的最高电压，而不会使器件间距明显增大。例如，较深的沟槽和较轻掺杂的侧壁区可以增大漏极节点的击穿电压。同时，准垂直DMOS晶体管的RdsON*面积比传统的横向DMOS或LDMOS晶体管的RdsON*面积更小。此外，准垂直DMOS晶体管可以集成或作为一个单独的器件。例如，准垂直DMOS晶体管可以集成在功率集成电路中，用作片上功率FET。在这种情况下，可以利用顶部沟槽漏极电极连接到掩埋层，掩埋层连接到垂直漏极电流通路，用于并联晶体管阵列。还可选择，准垂直DMOS晶体管可以作为一个单独的器件，还可以作为一个N-型或P-型器件。对于N-通道DMOS晶体管来说，单独的器件可以形成在带有N-型外延层的N+衬底上。

附图说明

以下的详细说明及附图提出了本发明的各个实施例。

图1表示一种传统的低端N-型LDMOS晶体管的剖面图。

图2表示一种传统的沟槽MOSFET器件的剖面图。

图3表示依据本发明的一个实施例，一种引入沟槽导电场板的准垂直DMOS晶体管器件的剖面图。

图4表示依据本发明的一个实施例，一种引入沟槽漏极电极的准垂直DMOS晶体管器件的剖面图。